No.20681
作者：fiona
邮件：slugqi@sohu.com
ID：9938
登陆：4次
QQ：23289212
文章数：4篇
最后登陆IP：202.38.86.173
最后登陆：2003/4/13 17:05:16
注册：2003/3/4 9:16:00
财富：20
发帖时间：2003/3/9 17:04:00
发贴者IP：202.38.86.173
标题：fiona:初学者:关于Verilog的一个问题
摘要：No.20681初学者:关于Verilog的一个问题 Verilog里的case语句中，分句表达式中的逗号怎么理解？例如
case (BitCnt[3:0]) case (BitCnt[3:0])
4,b0000:result=4'b0000; 4,b0000:result=4'b0000;
......
>>返回讨论的主题
|
老古网执行：16毫秒 最大：3859毫秒 查询6次
|
|
导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→