No.13141 作者:hylgb 邮件:ligb@hyesco.com ID:59635 登陆:5次 文章数:28篇 最后登陆IP:221.221.242.71 最后登陆:2007/7/26 13:48:24 注册:2006/9/13 14:53:17 财富:164 发帖时间:2008/1/7 14:28:46 发贴者IP:123.112.23.73 标题:hylgb:恒颐AT91RM9200+CPLD高速大缓存AD采集方案 摘要:No.13141恒颐AT91RM9200+CPLD高速大缓存AD采集方案 恒颐AT91RM9200+CPLD高速大缓存AD采集方案 北京恒颐高科技术有限公司 Beijing Hengyi Embedded System Co.,ltd. 『恒颐高速数据采集产品图』 数据采集系统在工业测控、环境监测等方面的应用非常广泛。随着科学技术 的发展,数据采集技术正向着高精度、高速度、稳定可靠、集成化及实时系 统的方向发展。 传统的基于MCU的数据采集、A/D转换产品,无论是系统体积、系统功耗、系 统数据采集精度以及系统处理能力等方面都不尽如人意,迫切需要一种能以 较低的功耗和体积,实现高精度的数据采集、高性能的系统处理能力的嵌入 式方案产品。 从数据采集速度和精度、系统的稳定性和实时性、单位成本、系统功耗等 多方面因素考虑,恒颐高科提供一种基于ARM和CPLD的嵌入式低功耗的多通 道、高精度、大缓存的高速数据采集方案。 方案简介 恒颐高科嵌入式高速大缓存AD采集系统采用ATMEL的32位ARM作为系统的CPU ,单芯片集成多种功能。系统外围扩展了CPLD逻辑芯片作为协处理器,并扩 展了A/D数据采集转换电路模块以及高速数据采集缓冲系统FIFO,可以实现 高精度、高速率的数据采集;外围接口资源丰富;运行嵌入式Linux操作系 统;面向石油勘探、环境监测、工业控制、医疗设备等领域,对数据进行采 集处理和网络传输,实时及逻辑性能良好。硬件构成如图所示: 高速数据采集系统框图 在系统运行过程中,CPU发控制信号给CPLD,利用CPLD编程的灵活性来控 制48路ADC的启动和停止,即达到动态地选择采样通道地目的。ADC转换电路 将采样信号由FIFO缓冲后送入ARM处理器,进行数据处理并将结果传输到上 位机。 系统硬件接口 接口 描述 RS232接口 3个9针D型RS-232C串行接口,对应于Debug UART、UART2 和UART3 RS485接口 1路RS485接口,外接总线收发器,支持RS485通信 10/100M以太网口 AT91RM9200内嵌MAC,外接DM9161,支持以太网通讯 USB接口 外扩USB主、从接口(USB2.0协议,12Mbps) PC104接口 支持标准的PC104模块扩 ......
>>返回讨论的主题
|