No.106433
作者：vfdff
邮件：vfdff@tom.com
ID：52561
登陆：10次
文章数：15篇
最后登陆IP：219.245.123.183
最后登陆：2007/9/7 11:53:25
注册：2006/5/5 11:38:09
财富：158
发帖时间：2007/5/26 12:44:32
发贴者IP：219.144.164.247
标题：vfdff:[讨论]为何if rising(clk) 内部和外部赋值有不同效果？？
摘要：No.106433[讨论]为何if rising(clk) 内部和外部赋值有不同效果？？ process(clk,R4_en) -- 5。24 需要修改使只有在一个 R4_en 高电平的时候启动（修改前）
constant dalay_clk : integer := 2 ;
variable count : integer range 0 to 7 := 0;
begin -- 有没有 and R4_en'last_value='0'，效果一样!
if(clk'event and clk = '1') then
G0 <= G0_tmp; -- 很奇怪，为何 G1，G2需要整体再乘以一个 i,把虚实部交换
G1 <= (NOT G1_tmp(WORD_WIDTH/2-1 downto 0)) & G1_tmp(WORD_WIDTH-1 downto WORD_WIDTH/2);
G2 <= G2_tmp;
G3 <=(NOT G3_tmp(WORD_WIDTH/2-1 downto 0)) & G3_tmp(WORD_WIDTH-1 downto WORD_WIDTH/2);
if(R4_en='1')then
if(count = 0) then -- 只在记完三个周期的时候或 ......
>>返回讨论的主题
|
|
导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→