No.103654
作者：peterchen0804
邮件：keviy_007@163.com
ID：71729
登陆：1次
文章数：1篇
最后登陆IP：219.134.90.125
最后登陆：2007/3/21 14:30:04
注册：2007/3/16 17:44:33
财富：105
发帖时间：2007/3/21 11:25:30
发贴者IP：219.134.90.125
标题：peterchen0804:PCB Layout中的EMC问题
摘要：No.103654pcb layout中的emc问题 [size=4][color=#0000ff][size=4][size=4][fly]各位大虾,我现在从事主机板的emc工作,有几个问题想请教:
1、主板的pcb layout的时候,i/o那边会做隔离，像lan，usb信号线走线的时候如果跨到此i/o隔离线（gnd、power），会对emi不好，其原理是什么？
2、clk信号跨到power内层切割时，我们会在跨切割处预留一颗0.1uf电容，其原理是什么？
以上请各位前辈指点，或有相关资料让小弟学习一下，谢谢！[/[/size][/color]fly] [/size][/size]
......
>>返回讨论的主题
|
老古网执行：29毫秒 最大：78531毫秒 查询6次
|
|
导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→