module Counter(Clk,Ch,Q);
   //计数器，在Ch为高电平时计数，为低电平时输出计数器的高3位
input Clk,Ch;
output[2:0] Q;
reg[2:0] Q;
reg[15:0] Counter;
reg Temp;

always @ (posedge Clk)
  if (Ch == 1)
    begin
      if(Temp)
        Counter   <= Counter + 1;
      else
        begin
        Counter   <= 1;
        Temp   <= 1;
        end        
    end
  else
    begin
    Q   <= Counter[15:13];
    Temp   <= 0;
    end

endmodule

module Comparator(Clk,Q,Result);
  //比较器
input[2:0] Q;
input Clk;
out ......

>>返回讨论的主题