No.103073
作者：gyh158
邮件：gyh158@163.com
ID：72206
登陆：1次
文章数：1篇
最后登陆IP：
最后登陆：2007/3/29 22:22:10
注册：2007/3/29 22:22:10
财富：100
发帖时间：2007/3/29 22:24:12
发贴者IP：221.216.144.37
标题：gyh158:请教用在protel里用verilog语言编写gal16v8程序的问题
摘要：No.103073请教用在protel里用verilog语言编写gal16v8程序的问题 大家好：
向大家请教一个问题，我打算用verilog语言编写PLD，生成JED文件，但是在protel里总是编译不通过。不知道是不是语法出的问题。（同样的程序我在quartus2里编译是可以通过的，只是quartus2里不涉及到器件选取问题。另外我通过原理图在protel里编译也通过了，但是原理图的方法太麻烦了，也容易出错。）请大家帮忙分析一下程序，给个解决的办法。
一下是我写的verilog语言程序。
module g16v8(A,B,C,D,E,F,G,H,I,J,GND,O12,O13,O14,O15,O16,O17,O18,O19,VCC);
input A,B,C,D,E,F,G,H,I,J;
output O12,O13,O14,O15,O16,O17,O18,O19
assign ......
>>返回讨论的主题
|
老古网执行：16毫秒 最大：4266毫秒 查询6次
|
|
导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→