|
|
|
|
|
| 导航:老古开发网首页→文章索引 →文章分类→EDA/IC设计 →第10页 |-文章搜索- 最新文章 -| | ||
| 标题 | 加入时间 | 点击次数 |
| 1.Protel 2004小知识 （转） 简介: Protel 2004小知识 很感谢有这样一个论坛，感谢那些帮助我的人，特别是斑竹ynkmsj，在这里我学到了很多的东西。我想一定还有很多像我一样的初学者，正在学习的路上跋涉，我懂得不多，我是学习Protel 2004的，现在研究一些基本的操作，但我希望能对所有来这个论坛的人，特别是初学者有所帮助。我写的这些可能是非常低级的，但我仍希望对哪怕是一个人有帮助。 1------在面板显 ...... | 2006年8月1日 | 817 |
| 2.美国国家半导体推出四款驱动器及接收器 简介: 高速接口芯片的主要供应商美国国家半导体公司近日宣布推出四款符合EIA/TIA-899 M-LVDS标准的多点低电压差分信号传输(M-LVDS)线路驱动器及接收器。 该公司这四款型号分别为DS91C176、DS91D176、DS91C180及DS91D180的全新收发器芯片拥有 ...... | 2006年8月1日 | 522 |
| 3.基于EWB的D／A数模转换器的仿真设计方案 简介: 随着计算机技术的发展，电子设计自动化（EDA）技术得到了广泛的应用。EWB电子工作台作为一种功能强大的EDA计算机辅助设计和仿真软件［1］，与其他电路仿真软件相比较，具有功能全面、界面直观、操作方便等优点。 DAC作为沟通模拟量和数字量的桥梁，在各种检测、控制和信号处理等技术领域得到日益广泛的应用。本文采用Electronics Workbench（EWB）构造了DAC的仿 ...... | 2006年8月1日 | 470 |
| 4.用C/C++语言开发大规模FPGA 简介: 背景 可编程逻辑器件的设计方法经历了布尔等式，原理图输入，硬件描语言这样一个发展过程。随着设计的日益复杂和可编程逻辑器件规模的不断扩大，人们不停地寻求更加抽象的行为级设计方法，以便在尽可能短时间内完成自己的设计构思。 现状与问题 今天，在电子设计领域形成了这样一种分工：软件和硬件，相应工程师也被分成软件工程师和硬件工程师。 对于复杂算法的实现，人们通 ...... | 2006年7月29日 | 1341 |
| 5.ABEL-HDL & AHDL 简介: ABEL-HDL 这是一种早期的硬件描述语言。在可编程逻辑器件的设计中，可方便准确的描述所设计的电路逻辑功能。他支持逻辑电路的多种表达形式，其中包括逻辑方程，真值表和状态图。ABEL语言和Verilog语言同属一种描述级别，但ABEL语言的特性受支持的程度远远不如 Verilog。 Verilog是从集成电路设计中发展而来，语言较为成熟，支持的EDA工具很多。而ABEL语言从早期可编 ...... | 2006年7月29日 | 1532 |
| 6.在vim中使用tag来查看verilog source code 简介: 1,使用tags tag是什么? 一个位置. 记录了关于一个标识符在哪里被定义的信 息. 比如verilog代码中的一个module的定义. 这种tag聚集在一起被放入一 个tags文件. 这个文件可以让Vim能够从任何位置起跳达到tag所指示的位 置--标识符被定义的位置. 下面的命令可以为当前目录下(包括子目录下)的所有verilog程序文件生成对应的tags文件:   ...... | 2006年7月29日 | 1572 |
| 7.什么是脚本语言？ 简介: 转自edacn 首先申明，进入这个行业还不到一年，所以下面的回答可能会比较片面，但我还是想把我对脚本语言的理解和你一起分享。 脚本语言就和DOS里面的批处理差不多，通俗的讲就是你不用一条命令接一条命令的输入，你可以把你想做的事情打包封装起来，然后直接运行这个"包"（即脚本语言）就可以了，它用起来十分方便，像现在的仿真、综合一般都会用到大量的脚本语言，例如在仿真后阶段，测试code cove ...... | 2006年7月29日 | 3685 |
| 8.Perl 学习指南(转载) 简介: Perl 学习指南 作 者：qiang 审 校：JackyCheng 出 处：中国Perl协会 FPC 原 名：Perl学习指南 Perlchina提醒您：请保护作者的著作权，维护作者劳动的结晶。 首先，来到 Perlchina 就是找对学习 Perl 的第一步。 每个人都有不同的学习方法, 下面列举几个供参考 如果 Perl 是你学的第一个编程语言，推荐先看一些编程基础，流程控制,逻 ...... | 2006年7月29日 | 1305 |
| 9.（转）脚本来统计verilog代码的行数 简介: 写的比较罗嗦，就当抛砖引玉了。 #!/bin/sh # start tclsh form your PATH \ exec tclsh "$0" "$@" if {$argc == 0} { puts "Line counter" puts "Usage: $ar ...... | 2006年7月29日 | 960 |
| 10.（转）抛砖引玉，发实际项目用的一个仿真脚本（VCS+VERA） 简介: 抛砖引玉，发实际项目用的一个仿真脚本（VCS+VERA） #!/bin/csh -f time if (!(-e filelist.vrl)) cp -f ../code/sim/scr/filelist.vrl . if (!(-e picture.dat)) cp -f ../code/sim/scr/picture.dat . if (!(-d pic)) mkdir ...... | 2006年7月29日 | 1346 |
| 11.IP核调试之SDRAM篇（2） 转载 简介: 但是作为初学者，我还是愿意勇 敢的说出自己的心得体会，希望对如我一样的初学者有所帮助。今天我将继续介 绍我的调试SDRAM之路。 时序 ...... | 2006年7月29日 | 995 |
| 12.IP核调试之SDRAM篇（1） 转载 简介:首先说明资源使用： 1.硬件： &nb ...... | 2006年7月29日 | 1310 |
| 13.FPGA 门数计算方法(转） 简介:FPGA 门数计算方法 Ik!I!`p+o rQGuest FPGA 等效门数的计算方法有两种： EDA中国门户网站3\a} zZ0z\&T 1. 把FPGA 基本单元（如LUT+FF,ESB/BRAM）和实现相同功能的标准门阵列比较, .Zu k2ZYd9[Guest 门阵列中包含的门数即为该FPGA 基本单元 ...... | 2006年7月29日 | 1193 |
| 14.Xilinx FPGA全局时钟和第二全局时钟资源的使用方法 简介:目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM ...... | 2006年7月29日 | 1956 |
| 15.用HDLScore做覆盖率分析VHDL实例 简介: 工作状态: 建立仿真环境 我们进行验证时, 除了做功能性仿真外, 还需要做覆盖率分析, 这样可以提高验证的全面性. 通常我们可以采用仿真工具自带的覆盖率分析工具. 这方面在这里就不再详加叙述, 可以参看相关的资料. 在论坛中也有VCS的覆盖率工具使用说明.   ...... | 2006年7月28日 | 1090 |
| 16.用VHDL/VerilogHD语言开发PLD/FPGA的完整流程VHDL实例 简介: 1.文本编辑：用任何文本编辑器都可以进行，也可以用专用的HDL编辑环境。 通常VHDL文件保存为.vhd文件，Verilog文件保存为.v文件 2.功能仿真：将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确   ...... | 2006年7月28日 | 1275 |
| 17.格雷码计数器的设计思路VHDL实例 简介:我们知道格雷码计数的特点就是相邻的码字只有一个比特不同，那么我们在设计格雷码计数时找到这个比特取反就是了。找到这个比特的思路: 先将格雷码换算成二进制码，此二进制码中从LSB到MSB第一个为''0''的比特对应的格雷码位置即为所需位置，如果全''1''则MSB的位置为所需位置。 &nbs ...... | 2006年7月28日 | 2536 |
| 18.介绍状态机的一种书写方式VHDL实例 简介: 借用zqadam的逻辑改的： `define S1 0 `define S2 1 `define S3 2 `define S4 3 &n ...... | 2006年7月28日 | 1177 |
| 19.代码规范－状态机编码选择依据VHDL实例 简介: 经常会看到在状态机设计中别人使用各种不同的编码方式，那么一般情况下，这种编码方式的选择依据是什么？ 我们知道，在数字逻辑设计中最常用的有三种编码方式：二进制，格雷码 Gray，独热编码One-hot One hot 编码使用一组码元，每一个码元仅有1bit有效，例如 &n ...... | 2006年7月28日 | 1228 |
| 20.8*8位的fifo数据缓冲器的vhdl源程序VHDL实例 简介:编了个8*8位的fifo数据缓冲器的vhdl源程序，是经过quartusII4.2编译成功的程序。。希望能跟各位交流 library ieee; use ieee.std_logic_1164.all; entit ...... | 2006年7月28日 | 2062 |
| (635条/共32页) 首页 [5] [6] [7] [8] [9] [第10页] [11] [12] [13] [14] [15] 下十页 尾页 | ||
|
|