虽然不是所有的金属都适用金属栅极，但是Intel公司的研究人员声称他们已经发现了两种金属--一种N型，另一种为P型--可以和高介电常数（k）电介质进行完美的匹配。这是半导体工业的一个重要里程碑。半导体工业一直在为传统CMOS晶体管中使用的SiO2栅极电介质和多晶硅栅电极寻找合适的替代材料。Intel并未公布他们到底使用了什么金属，只是说将这两种金属和普通高k电介质相结合，制得的晶体管具有优异的性能。
传统晶体管微缩方法遇到的问题是栅极电介质越来越薄，最终只有几个原子层那么厚。Intel晶体管研究成员和领头人Rober Chau说：“我们快用完所有的原子了。”超薄栅极电介质会产生很大的通道漏电流，导致芯片高功耗和相应的散热问题。
用高k材料例如HfO2或ZrO2取代SiO2可以解决这个问题，因为这些材料的等效厚度要大得多。虽然高k材料解决了通道漏电流问题，但是栅极和晶体管通道区域之间的电容耦合较大，需要较高的驱动电流（Id）。
人们已经研究了许多高k电介质，但是到目前为止取得的成果比较有限。Chau说，遇到的问题通常有两个：1）由于界面Fermi能级pinning效应，高k电介质和多晶硅栅极不匹配，晶体管阈值电压较高;2）由于高k电介质表面光学声子和通道反转层电荷载流子之间的耦合作用，高k电介质/多晶硅栅极结构的通道迁移率急剧降低。
研究人员知道Fermi pinning现象已经有一段时间了，并且尝试了各种各样的金属栅极，但是这是一项很消耗精力的研究。很好的科学方法使Intel发现了两种具有合适功函的金属。图1为P型和N型晶体管中传统多晶硅栅极与Intel发现的金属以及半导体工业中常用的其它金属（例如TiN）的功函比较结果。请注意其它金属的功函都不能接近理想功函（红色和兰色虚线）。
因为高k电介质是金属氧化物，它们具有一定程度的极化作用。“极化程度越高，k值越大。”Chau说，“问题是，极化程度越大，材料的光学声子振动也越大，相应地对通道电荷传导的干扰也就越严重，最终导致通道迁移率的降低。”
同样，Intel也没有详细说明他们是怎样解决这个问题的。但是Chau提示说，最好的办法是考虑采用可以吸收振动的金属，“如果我能发现可以吸收振动、从而不会对通道产生干扰的合适金属，那么我就不再有迁移率降低的问题。”
Chau补充道，“说总是比做容易，人们不能任意使用各种金属。为了得到合适的功函以及晶体管阈值电压，人们必须分别为NMOS和PMOS找到合适的N型和P型金属电极。”
