可编程的SOC：两芯片系统与真正单芯片系统
系统级集成仍然是半导体产业中的标题新闻。正在进行的工作把几乎是全部的系统功能集成到单个硅片上。片上系统（SOC）可以提供更好的性能、更低的功耗、更小的印制板空间，以及更低的成本，因而受到人们的青睐。片上系统传统上一直是用掩模ASIC去实现。但是，ASIC的不可重用的工程费用达到每次设计25万美元或更多，最低订购量大，设计周期长。因此，只适合在批量大、能够承受得起这种成本的项目上使用。
几家IC厂商已经推出一种新的混合型SoC器件，即可编程片上系统。它们结合了微控制器、存储器，和用于定做外设、DSP预处理及其他功能的各种密度的可编程逻辑。美国的一家咨询公司DataQuest估计，在今后五年内，可编程SOC的市场将达到30亿美元。
但是，尽管片上系统从名称上说是一个单芯片方案，而实际上可编程片上系统是两芯片方案。它们是基于SRAM的，从而需要外部的配置EEPROM来储存FPGA配置数据和处理器的执行代码。因此，可编程SOC不是单芯片的SOC，它们是带有外部存储器的SOC。外部器件带来的额外费用和印制板面积在很多应用中都是一个严重的不足。带外部EEPROM可以比真正单芯片方案增加330％的板面积。
Atmel公司今年2月刚刚宣布推出世界上第一个真正的单芯片可编程SOC。这个AT94S现场可编程系统级IC（FPSLIC）器件系列集成了配置EEPROM，5000至40000门的FPGA，20+MIPS AVR RISC微控制器，20～36KB SRAM，以及包括UARTS、定时器/计数器和2针串口在内的外设。 
增加安全性
对于包含在FPGA和处理器代码中的知识产权进行保护，近年来在电信、网络和消费市场中引起高度重视。可编程SOC需要非易失存储器来储存针对片上FPGA和微控制器进行的设计。通常使用外部EEPROM来完成这个功能，其安全性受到限制，因为如果从配置存储器中读出后，可以通过逆向工程得到配置数据。
AT94S系列器件具有专利的安全性能，它可以保护FPGA配置与微控制器程序不能从配置EEPROM中读出。器件上有一个安全位可以通过编程加以设置，它阻止存储器在静态或器件进行内部配置过程中被读出。一旦安全位被设置，外部访问配置EEPROM的唯一方法是首先要擦除它。这种功能既提供了设计的保密性，又不妨碍在系统可编程性。Atmel在业界第一个做到了在单一的封装中既提供安全性又具有在系统可编程性。 低功耗
AT94S FPSLIC系列器件在可编程SOC中具有非常低的功耗特点。它在待机方式下额定电流最大值仅为0.05mA，工作时耗电为2～3mA/MHz。它的加电复位峰值电流小于50mA。而有些基于SRAM的FPGA和可编程SOC在加电复位时电流达2A，使得不适合在电池供电中应用。
AT94S FPSLIC器件集成的8位RISC AVR处理器具有高效的代码密度，单周期的指令执行时间，可以在较低的钟频下获得更高的系统吞吐量，也进一步降低了功耗。
协同验证环境
Atmel在System Designer工具套件中提供了协同验证环境，无缝地集成了Atmel的FPGA设计工具，第3方HDL模拟器，AVR微控制器指令集模拟器和调试工具。这种组合使设计人员能够在FPGA逻辑设计的同时进行高级C语言微控制器代码的模拟。逻辑模拟的过程中，C或汇编语言AVR代码可以直接调试。这种调试能力对于习惯了C或汇编代码设计流程的嵌入系统设计人员非常重要。对于可编程SOC获得微控制器代码调试能力的另一种途径是开发一块原型板，这需要几个月的时间，从而使得设计验证和代码开发也相应会拖后几个月的时间。协同验证允许设计人员在建立原型板之前验证代码、逻辑及它们的相互作用，加快了产品进入市场的时间。
协同验证例程允许HDL模拟器和AVR指令集模拟同时和交互地运行。设计人员可以逐条通过微代码指令。System Designer的协同验证框架具有一个总线接口模型，它定义可编程逻辑与微控制器如何一同工作，对逻辑及微控制器与逻辑之间的存储器总线进行解码。它完全实现了硬件与软件执行的同步，以及源程序和汇编软件调试的同步。这个工具套件提供AVR存储器和寄存器的可视性，硬件设计的可视性。
| 
