纳米压印光刻经学术和行业团体近十年的研究之后，已逐渐开始对半导体行业产生引导作用。简单地讲，纳米压印是把一个1×的模板压进一个柔性层，从而在衬底上制作图形。斯坦福大学的电子工程教授Fabian Pease说：“它引人注意之处是具有半导体行业现在非常感兴趣的分辨率，即远低于100nm的线条，而在这个范围内，如果无法用纳米压印光刻来实现，光学光刻将变得很昂贵。”
Pease是三个专家小组成员之一，参加了Semiconductor International于去年12月举办的网上技术研讨会。该研讨会的主题是纳米压印光刻，而关注的问题是纳米压印是否能被引进主流芯片制造业－也许在32nm或以下节点。另外，专家小组成员还包括Freescale Semiconductor公司先进光刻部经理Scott Hector和National Institute of Standards and Technology公司的材料研究科学家及纳米压印光刻项目负责人Christopher Soles。
正如Pease指出的那样，1×的纳米压印技术在半导体行业名声不好。但他也认为纳米压印技术是一种破坏性的技术。Pease说：“纳米压印的不同之处是它不需要很多的资金来维持生存，而这是重要的。我认为由于需要大量费用维持运转，任何人都不会建议将远紫外用于半导体电路的大规模生产之外的领域。纳米压印技术相对非常廉价，并且可应用于其它领域。
Pease提到了应用上的例子，如用于细胞分类、激光磁盘、光偏振器和波片、以及LED的二维阵列，在这些应用上，设备供应商已经获得了赢利。他们不需要像半导体制造所需的更精密和覆层的能力，但是可为供应商提供追求更严格标准所需的资金。
虽然1×模板基本没有技术障碍，但是可能将面对最严峻的挑战。Pease说：“目前将需要在直写技术和检测技术上进行大量投资。”
Hector也把1×模板视为纳米压印技术的最重要挑战。他说：“纳米压印技术最伟大之处就是你放到模板上的东西就是你要得到的，但是这意味着你要使模板尽可能的完美。”他补充到，这还需要使用过程中保证无缺陷，没有东西粘到模板，不会印制到硅片上。
Hector展示了三种不同光刻的成本Pareto图（见图），包括制造用于EUV、光学浸没和纳米压印光刻的掩模版的成本。他说：“你可以看到，光学掩模版的成本由直写和检测成本以及整个良率决定。纳米压印技术的成本由检测成本和整个良率决定。因为苛刻容限（demanding tolerances）的关系，要形成一定规模的良率相对困难，同时，与其他的技术相比，检测具有更高的难度，这是由于掩膜版上图形的特征尺寸是1×，所以你必须在模板上检测出更小的缺陷。”
Hector强调制作模板需要具备像素尺寸非常小、速度非常高的足够的检测设备。他补充说虽然覆层和产量也是一个挑战，但是模板本身是最大的障碍。
Soles也认为模板检测是纳米压印光刻的首要方面，还介绍了NIST一直研究的一些解决方案。关键尺寸小角度X射线散射（CD-SAXS）和镜面X射线反射率（SXR）两种技术能提供具有纳米尺度分辨率的无损失测试，量化了模子和压印。
Soles说：“缺陷检测，特别是检测模板中的缺陷非常重要，图形非常小，它是一种直接写入工艺，而且是一种无保护的接触光刻。所以你将使具有非常小线宽的且非常昂贵的掩模版与衬底接触。你要确定你没有对它有任何破坏。”
另外，Soles观察到边缘光学光刻掩模版上分辨率增强的图形的特征尺寸也非常小，通过这个，可以来关注纳米压印模板上检测的图形尺寸。他说：“事实上，它们可以是20－30nm量级，如果把它们推广进纳米压印光刻掩模可能具备的图形尺寸领域，这样有关1×与4×掩模对比讨论实际上可能就不是一个难题了。”
来源:半导体国际 作者:Aaron Hand, Semiconductor International责任编辑 时间:2006/4/21 0:00:00
