Cadence设计系统公司和中芯国际集成电路制造有限公司近日联合宣布双方共同合作发展了一项模拟混合信号(AMS)参考流程以满足设计业者在消费、网络和无线通讯集成电路市场的设计需求。

模块级参考流程基于中芯国际0.18微米多模、射频工艺设计工具包与Cadence的Virtuoso®客户设计平台和可制造性设计(DFM)技术。参考流程已经通过样品模数转换器设计的硅验证以及整套效度验证。流程可通过提供参考设计的环境，基准流程以及示范设计演示――设计业者如何采用中芯国际的工艺技术和Cadence的Virtuoso®平台等一系列方法改进生产力。

“我们和Cadence的合作可以帮助我们持续推进中国半导体市场的目标，”中芯国际设计服务处副总裁欧阳雄先生表示，“作为模拟混合信号设计解决方案的领先者，Cadence独特的技术和专长在创造这项参考流程中一览无遗。这个解决方案会帮助促进不断成长的消费、网络和无线通讯市场中模拟混合信号的设计。”

“Cadence和中芯国际共同致力于在主流和先进技术上的紧密协作以改进设计业者的生产力”，Cadence产业联盟业务发展部副总裁Mike McAweeney先生表示，“Cadence拥有强大的世界级的芯片代工协作团队和世界领先的芯片代工公司一起合作发展PDK和参考流程以使客户能加速产品发展周期并降低设计失败的风险。模拟混合信号参考流程正是Cadence和中芯国际通过共同合作而促进客户成功的结果。”

中芯国际和Cadence联合开发的模拟信号参考流程基于业界开放数据库标准―开放信道(OpenAccess) 2.2，提供给设计业者一个优化的、可预见的原理图到版图(schematic-to-GDSII)流程。这个流程为设计团队创造系统级芯片或将他们自己的流程归于一起提供了开始基点。 这个流程结合了Cadence的众多技术，包括Virtuoso Spectre®电路模拟器，Virtuoso UltraSim完整芯片模拟器，Virtuoso原理图编辑器，Virtuoso模拟设计环境，Virtuoso详细驱动环境，Virtuoso芯片封装路由器，Virtuoso XL 版图编辑器，Assura™设计规则检查(DRC)/版图一致性检查(LVS)验证以及Cadence QRC 提取等等。