访问手机版页面
你的位置:老古开发网 > 其他 > 正文  
用FPGA实现多功能车厢总线控制器
内容导读:

(MVB),分析了国外先进网卡的通信机制与特点,在此基础上,提出了用技术实现该网卡的核心部分多功能车厢总线控制器的方法,并采用功能相关的模块分组验证方法,对进行了功能验证及时序验证。

MVB;网络接口单元;

 

MVB也可以用作列车总线。

(LonWorks在列车上的应用相比,在实时性、可靠性、可管理性、介质访问控制方法、寻址方式、通信服务种类等方面有着一定的优势。但由于是专门针对列车通信网络而开发,其适用范围、供货商、经济性均不如其他几种通用现场总线。尤其是所有与连接的设备都需要通过网卡访问,而国外公司对该网卡的核心芯片的垄断,给国内机车推广使用和开发的其它应用带来了极大的阻力。如果能用通用的实现的功能,不仅会大大推动国内的应用,而且对国内今后自行制订列车网络标准也是大有裨益。

                                 

1主动式网卡硬件结构

                                                     

2MVBC内部模块系统框图虚线内部分

MVB网卡

MVB设备的类别和功能,可以分为被动式网卡和主动式网卡。被动式网卡具有过程数据传输功能,板卡上没有应用处理器,一般不作为总线管理器和进行消息数据通信。

MVB网卡有板上应用处理器,适合定义的全部类设备,但一般用于类及类以上设备网络接口单元,实现过程数据和消息数据通信,并可作为总线管理器。其硬件结构框图如图所示。

 

FPGA实现

MVB网卡上除了,其余都是通用器件,价格低廉且容易找到替代品。只有是专门为总线设计,用于设备与总线通信。其内部包含编码译码电路和控制通信存储器所需的逻辑电路,用来控制帧的发送和接收如冲突检测、帧的前导比特处理、校验位的处理等、对输入帧译码并检验其有效性,以及把数据存放到相应的通信存储器中。考虑到布线的成功率,本文选用公司的来实现。

 

2所示,各模块功能和工作方式如下。

GTMVBC总线的接口电路,解码模块接收曼切斯特编码信号,并通过检测观察线上的信号获取正确的编码。接收时,区分主帧和从帧,读取帧数据和位的并存放于接收缓冲区中。且由内部的错误检测机制确保汉明距离为。而编码模块把位的数据通过曼切斯特编码转变为的串行数据流,并以主帧或从帧的形式发送出去;发送、接收缓冲模块存储要发送的帧和校验序列;主控模块接收来自报文分析单元的控制命令,完成主帧的获取、端口预处理、数据传输、端口后处理以及的命令反馈等操作。进行报文分析,对接收的各种错误的主、从帧进行处理,并通过准确的定时控制整个系统的主、从帧的发送、接收和各种超时处理。访问控制模块主要接收来自的各种端口的访问请求,实现链路层和网络层的通信。仲裁控制器解决的访问仲裁,决定的访问模式和对地址逻辑的译码方式。地址逻辑单元受控制,实现访问的地址解析、译码,以及实现、配置寄存器访问的地址编、译码。内部寄存器阵列实现对各个配置寄存器的位读写,及其对每个寄存器的读写,同时还实现如中断逻辑等需自动状态更新的功能。中断逻辑是接收包括内部和外部中断源申请的个中断,在中断屏蔽寄存器、中断申请待决寄存器、中断状态寄存器和中断判优逻辑的控制下形成相应的中断向量,以供进一步处理。端口监控机制模块提供对宿端口数据刷新频率的监控。向下兼容接口模块是为了支持简单的、低级的总线设备的通信而专门设置的功能模块。时钟产生器产生芯片内部需要的各种频率的时钟信号。

MVBC的主、从帧的发送、接收和各种超时处理。

TAU工作状态可划分为三个主状态和个中断。中断分别是:错误主帧、错误从帧、重复主帧、重复从帧、主帧完成、从帧完成、响应超时和总线超时。三个主状态由于发生事件不同,状态也有不同的转换,以从设备为例具体工作过程如下:

 MFC中断,通知端口预处理,转为等待从帧状态。

 EMF中断,转为忽略从帧状态,此时不报告

 DSF中断,继续等待主帧。

 ESF中断,继续等待主帧。

 BTI中断,通知解码模块进行线切换,继续处于等待主帧的状态。

MCU处于将等待发送、接收或忽略本次操作的命令。

 MFC中断,通知端口预处理,继续等待从帧状态。

 EMF中断,转为忽略从帧的状态,报告取消当前操作。

 SFC中断,报告处理从帧,转换为等待主帧的状态。

 ESF中断,报告取消当前操作,转为等待主帧的状态。

 RTI中断,转为等待主帧状态,并报告取消当前操作。

MCU已取消当前操作。

 DMF中断,通知进行端口预处理,转为等待从帧状态。

 EMF中断,继续处于忽略从帧状态,不向报告。

 SFC中断,转为等待主帧状态。不向报告。

 ESF中断,转为等待主帧状态。不向报告。

 MCU报告。

4个部分,在工作站上用进行仿真验证,分组验证如下。

CPU的访问、仲裁逻辑和宿时间管理。

MVBCFcode 0的主设备功能以及的事件轮询读取主帧表、单双端口处理、数据存储,以及消息队列处理等各主要功能。同时还验证中为每种配置字的主帧表以及物理端口数据内容,并验证发出的内部指令顺序。

 

FPGA实现的与专用芯片具有几乎一样的功能和特点,采用位数据总线,通讯存储器的寻址空间最大可为,支持逻辑和设备寻址报文端口最大可为个。内嵌完整的类设备协议,可实现多达个主帧的自动精确定时发送。另外,还提供个通用定时器、基于矢量的智能中断逻辑以及宿端口通讯超时监视、消息队列的自动处理、设备地址可编程等功能。但由于使用的是通用器件,所以不能集成如那样的电平转化和隔离的功能,需要外加耦合变压器或转换芯片。

 

标签:
来源:电子设计应用 作者:西南交通大学计算机与通信工程学院 蔡颖 诸昌钤 国腾 时间:2005/8/19 0:00:00
相关阅读
推荐阅读
阅读排行
最近更新
商品推荐