| ---在最先进的器件里，为了提高晶体管性能，在工艺上几乎是年年都在消减栅极绝缘层厚度。另一方面，作为晶体管的栅极，在过去的30多年里都是一直在使用多晶硅材料，但是随着栅极绝缘层薄膜化，由多晶硅栅极电极内的载流子耗尽化所造成的性能低下问题也日益严重起来。为了简单表示栅极电极的载流子耗尽化的情况，请参阅图1所示模型。当晶体管处在导通状态时，在栅极里可以形成耗尽层。因为该耗尽层和栅极氧化膜厚度之间是叠加关系，所以从电性能角度观察到的氧化层有效厚度teff=栅极氧化层厚度tox+耗尽层tdep。正因为出现栅极耗尽层，使有效的栅极氧化层厚度增加，于是导致出现晶体管导通电流减少的现象。
 ---这种由栅极耗尽化形成的晶体管性能劣化程度，随着多晶硅栅极内掺杂剂的活性化率降低而变得更加显著。参阅图2所示的栅极氧化层薄化和氧化层有效厚度之间的关系，能够清楚地看到多晶硅极内掺杂剂的活性化率确实是重要的参变量;当掺杂剂的活性化率由100％下降到50％时，使两者的氧化层有效厚度差值由1.8 伇浠?.0 仭Ｕ飧霰浠浚谑褂?5～16 伜穸日ぜ趸愕?0nm工艺时代的晶体管里，大约占15%左右。由这样的栅极电极耗尽化构成的晶体管驱动能力劣化，对于原本就比n型晶体管驱动能力弱的p型晶体管而言，已成为严重问题。
---因此，为了抑制PMOS晶体管的栅极电极载流子耗尽化，作为电极材料采用含有锗（Ge）的多晶SiGe用于取代以往的多晶硅。在多晶SiGe栅极电极里，由于作为掺杂剂的硼（B）活性化率比多晶硅高，于是可获得多晶硅栅极高的载流子密度。正因为如此，栅极氧化层薄膜化不增加功耗，可以提高晶体管驱动能力。 多晶SiGe栅栏电极技术特点
---作为使晶体管导通电流增加的方法，除了使用多晶SiGe栅极电极之外，还可使栅极氧化层薄膜化或使用金属栅极。但是，栅极氧化层厚度一变薄，则漏电流急剧增加，器件功耗变大。另一方面，利用金属栅极很难像多晶硅或多晶SiGe那样通过掺杂剂使之改变工作函数，所以把n型、p型两种晶体管都制造成阈值低的表面沟道型晶体管是很困难的。此外，因为金属不像硅或SiGe那样稳定，人们担心由于电极形成后的工艺，使栅极氧化层和金属 化学反应，导致晶体管漏电流增大。
---根据以上对各种方法之间的比较，发现多晶SiGe栅极电极技术具备如下特点：（1）因为没有必要改变栅极氧化层厚度，自然也不会导致漏电流增加的弊端;（2）由于只是在以往的多晶硅里添加Ge元素，不必变更整个工艺流程，在通常的制造工艺里容易实现多晶SiGe栅极;（3）栅极氧化层的可靠性有保证;（4）因为可以像多晶硅一样通过掺杂剂控制工作函数，所以p 型晶体管、n型晶体管也都可以变成适合于高速工作的表面沟道型晶体管。 多晶SiGe栅极电极结构
---多晶SiGe栅极电极是层叠结构：栅极氧化层上面覆盖有薄的籽晶（seed）Si层，在其上面是多晶SiGe层、再在它上面设有间隙（gap）Si层、最上层是CoSi层;这些层是由利用甲硅烷（SiH4）和甲锗烷（GeH4）的化学气相淀积CVD方法，进行连续生长而成。由于这样的多层结构，在多晶SiGe栅极电极里，如像各个层的膜厚度、多晶SiGe层中的Ge浓度以及各层的结晶性等都是重要参数;因此，多晶SiGe栅极电极与多晶硅栅极电极相比，前者需要控制的参数变得非常多。多晶SiGe栅极电极技术实用化时，这些诸多参数必须是优化的;日本 NEC 公司已确立一种多能成膜法，可用于形成多晶SiGe栅极的多层次结构。
---1．籽晶硅Si层
---由于SiGe层在SiO2层上直接生长性能难保，例如，若在SiO2层上直接形成SiGe层，将会出现粒状表面，得不到平滑的SiGe薄膜。若能在SiO2层上生长薄的非结晶Si层作为籽晶层，然后再在籽晶Si层上形成多晶SiGe层，于是可得到平滑表面的多晶SiGe层。
---在成膜之后的籽晶Si层内几乎是无Ge原子的，但是由于源极、漏极活性化等热处理工艺的作用，由多晶SiGe层向籽晶层扩散Ge原子，结果籽晶Si层和多晶SiGe层形成一体化。
---2．多晶SiGe层
---为了提高硼元素活性化率，总是期望Ge浓度增大，但是锗Ge浓度过高时则多晶SiGe层表面粗糙度变大;由于产生各种各样工艺综合方面的问题，必须优化Ge浓度。多晶SiGe层中的Ge浓度需要权衡互相制约的因素，例如，平衡由于Ge构成的改善耗尽化效果和工艺综合容易程度，折中地决定Ge浓度。
---3．间隙Si层
---为降低表面电阻，栅极电极的最上部需要开成CoSi2层。但是，锗Ge有阻碍形成 CoSi2层的作用;在多晶SiGe层上若直接形成CoSi2层的作用;在多晶SiGe层上若直接形成CoSi2层，则产生凝聚作用使CoSi2层变成不连续。这种不连续CoSi2层，特别是90nm级精细晶体管里，将引发出表面电阻显著增加和离散。为了防止这种不良现象发生，在多晶SiGe层上部设置有间隙（gap）Si层，这就再和普通多晶硅电工艺一样利用形成CoSi2层工艺产生CoSi2层。
---4．提高晶体管性能
 ---现已用多晶SiGe栅极新技术制造出晶体管，其电性能如下所述：通过利用多晶SiGe栅极电极工艺生产的PMOS晶体管，其性能改善效果如图3所示;该图表示多晶硅栅极和多晶SiGe栅极的PMOS晶体管的导通电流和截止电流之间的关系;在同一截止电流值下比较两 种不同栅极晶体管，清楚地看到多晶SiGe栅极PMOS晶体管的导通电流比多晶硅栅极的PMOS晶体管的导通电流高出10％。为了验证多晶SiGe栅极氧化层的可靠性，对两种不同栅极氧化层的TDDB特性进行测试，结果如图4所示。从多晶硅栅极和多晶SiGe栅极PMOS 晶体管的TDDB特性中得到证实，两者的栅极氧化层的可靠性没有丝毫差别。 结束语
---日本NEC公司成功地开发出适应90nm级工艺的多晶SiGe栅极技术，可抑制栅极耗尽化，改善晶体管性能。这种工艺和以往的CMOS工艺兼容，多晶SiGe栅极PMOS 晶体管的性能比以往多晶硅栅极PMOS晶体管的性能高出10%。然而，多晶SiGe栅极的氧化层和多晶硅栅极的氧化层具备同等水平的可靠性。 | 
