| 引言
---中国建设中的高性能宽带信息示范网（3TNet）集成了T比特级高速光传输、T比特级自动交换传送网络、T比特级双栈路由器和宽带流媒体、多媒体应用支撑环境。基于波分复用技术（WDM），传输容量可扩展到160×10Gb/s或80x40Gb/s，敷设于省际和省内干线。面对如此高的带宽和复杂的业务要求，宽带电路交换就成为其必然要求。开发具有中国自主知识产权的宽带电路交换核心芯片是开发具有自主知识产权高性能宽带信息示范网络设备的物质基础。 数字交叉连接芯片的功能定义
---数字交叉连接芯片设计的首要任务就是根据系统方案确定芯片与外围电路的功能、时序和物理接口，即进行芯片的功能定义。通过典型设备的分析，确定芯片的功能要求为：可实现64路2.5Gb/s入、64路2.5Gb/s出无阻塞宽带电路交换;采用单级多片结构支持容量从160Gb/s（1个芯片）到1.28Tb/s（8个芯片）的交换，采用多级结构可以支持超过10Tb/s容量的交换;芯片采用时间-空间-时间（Time-Space-Time，TST）结构实现3072/1024路VC3/VC4之间的无阻塞交换（含SOH生成）;芯片需要实现2.5G SDH信号到VC3/VC4的解复用和64路2.5G SDH信号的复用[3]。具体功能包括：
---（1) 采用单级多片结构支持容量从160Gb/s（1个芯片）到1.28Tb/s（8个芯片）的交换，采用多级结构可以支持超过10Tb/s容量的交换;
---（2) 能够实现以VC4为粒度的TST交换;
---（3) 提供两个独立的帧对齐定时平面（A和B定时平面）。通过软件配置可以将接收链路和发送链路中4条链路组成的组独立地分配到任意一个定时平面;
---（4) 支持以PCML标准、工作于2.488Gb/s、采用SONET/SDH扰码方式、等效于STM-16链路的数据流;
---（5) 2.488Gb/s的PCML I/O接口在使用两个连接器的FR4背板应用中能够提供40英寸的连接能力;
---（6) 提供离线链路连接验证所需的SONET PRBS数据流，从而生成和监视PCML数据输出/输入链路。2.488Gbit/s链路可以有选择地承载一个STM-16c PRBS数据流;
---（7) 使用软件可编程的连接识别器可以通过有选择的检查和/或覆盖每个连续STS-1（STM-0）中的Z2字节来实现在线连接验证功能;
---（8) 提供在线链路验证：在扩展的8B/10B数据流中监测线路编码违规;在扰码数据流中监测BIP8（比特间插奇偶校验）错误，并有选择地生成B1字节;
---（9) 提供65路STM-16等效输入输出接口，总共64×16＝1014个STS-3（VC4）流;
---（10) 每16个链路组成一个面，每个面可以配置成STM-16或STM-4速率链路;
---（11) 使用16个STM-4或4个STM-16链路可以和STM-64器件连接;
---（12) 使用4个STM-4或1个STM-16链路可以和STM-16器件连接;
---（13) 支持以VC4为粒度、1014个VC4之间的无阻塞交换;
---（14) 支持VC4码流的多播和广播;
---（15) 支持两个连接设置（激活或备用），这两个设置在VC4的帧边界切换;
---（16) 提供有效的算法可以计算各种负载粒度和各种交换结构下的连接设置，这种算法同样支持多播和广播配置;
---（17) 芯片使用155.52Mhz参考时钟驱动;
---（18) 提供1.8V CMOS内核电压和3.3V CMOS I/O电压以及1.8V的PCML I/O;
---（19) 芯片采用0.18um CMOS工艺流片;
---（20) 采用1152引脚FCBGA封装;
---（21) 不需要外部RAM或逻辑器件;
---（22) 支持标准的IEEE 1149.1 JTAG接口;
---（23) 支持16位微处理器接口以初始化器件、将交换设置写入片上连接控制寄存器并监视芯片性能。
---确定了芯片和外围电路的功能分界之后，还需要确定芯片和外围电路的物理接口，根据芯片的功能需要，设计芯片引脚共308个，如表1所示。 数字交叉连接芯片性能指标确定
---在讨论芯片的功能定义之后，我们对数字交叉连接芯片的性能指标讨论如下。
---1）芯片交叉容量的确定
---根据目前的应用情况，并为今后的发展留有余地，确定芯片单片的交叉容量为160Gb/s（1个芯片）。芯片还应该支持单级多片结构，容量可从160Gb/s（1个芯片）到1.28Tb/s（8个芯片）。芯片还应该支持多级结构，能够支持超过10Tb/s容量的交换;
---2）芯片交换粒度的确定
---典型ADM设备支路信号为STM-1、4、16、64和以太网接口，且交叉信号粒度为VC-4、VC4-4c、VC4-16c、VC4-64c。同时，考虑到我国SDH设备不使用VC-3（51Mb/s）速率的实际情况，确定数字交叉连接芯片交换粒度为VC4。这与国外相关芯片VC3的交换粒度不同。
---3）背板接口速率的确定
---由于SDH ADM设备支路信号为STM-1、4、16、64和以太网接口，且支路接口数量为16×16，并考虑到160Gb/s的单片交换容量和VC4的交换粒度，综合可实现性因素，确定背板接口速率为2.488Gb/s。
---4）链路接口规模的确定
---考虑到160Gb/s的单片交换容量和2.488Gb/s的背板接口速率，芯片需要提供64路2.488Gb/s入和64路2.488Gb/s出链路接口。芯片设置第65条链路专门用于测试。确定数字交叉连接芯片能够提供65条2.488Gb/s链路接口，支持以PCML标准、工作于2.488Gb/s、采用SONET/SDH扰码方式、等效于STM-16链路的数据流。
---5）背板接口能力的确定
---综合考虑系统设计需要和实现的可行性，确定2.488Gb/s的链路接口采用PCML标准，且在使用两个连接器的FR4背板应用中应能够提供40英寸的连接能力。
---6）芯片交换容量和交换实现方式的确定
---如前所述，芯片应该能够提供65路STM-16等效输入输出接口，总共65×16＝1040个VC4（STS-3）流，支持1040个VC4之间的无阻塞交换;如此大规模的交换，采用单级结构实现是无法想象的，确定芯片的交换方式为时间-空间-时间（T-S-T）三级交换。
---7）芯片控制方式的选择
---为了方便网络管理，并提供灵活的配置方式，芯片支持16位微处理器接口以初始化器件、将交换设置写入片上连接控制寄存器并监视芯片性能。
---8）芯片参考时钟频率选择
---芯片需要提供2.488Gb/s的ELVDS标准接口，又考虑到当前COMS工艺可以稳定工作的速率，确定芯片的参考时钟和内部主时钟分别为155.52MHz和311.04MHz。 芯片的总体方案设计
---芯片属于数模混合设计，模拟部分提供64路支持PCML电平接口标准、工作于2.488Gb/s的输入输出接口;数字部分完成／解帧及交换功能。
---在顶层逻辑结构设计中，考虑到高速I/O接口为数模混合电路，且在逻辑功能上与成帧和交换电路较为独立，为此划分为独立的高速I/O接口模块（TRANSCEIVER）;芯片通过一个16位的微处理器接口来接受控制并反馈工作状态，在顶层安排一个微处理器接口模块（MPI）提供外界访问内部寄存器的接口;芯片采用T-S-T三级结构完成交换功能，其中空分交换是各链路通道之间的交换，与各链路通道独立，64个链路通道共享一个空间交换矩阵，为此顶层安排了空间交换矩阵模块（SSWE）;根据功能性能指标要求，芯片内部设计了64个独立的链路通道（CH1—CH64）模块，分别完成各个链路的解/成帧、发送/接收时隙交换、指针解释和伪随机序列监测等功能，这64个模块功能是完全相同的，设计中也努力保持其同一性;芯片电路规模很大、逻辑功能复杂，故安排了一个JATG模块用于测试。综上，芯片顶层设计了微处理器接口模块（MPI）、高速I/O接口模块（TRANSCEIVER）、空间交换矩阵（SSWE）、64个独立的链路通道（CH1—CH64）和边界扫描模块（JATG）共计68个模块，见芯片总体设计框图（见图1）。各模块的功能划分如下。
---1）高速I/O接口模块（TRANSCEIVER）：提供64路高速模拟差分接收接口和发送接口，并完成接收数据的时钟恢复功能，接收接口还要将收到的串行数据变换为并行数据送给数字模块，发送接口还要将来自数字模块的并行数据变换为串行数据输出。该模块为数模混合设计模块。
---2）微处理器接口模块（MPI）：提供16位的微处理器接口供外界访问芯片内部寄存器，并产生中断请求信号。MPI完成寄存器地址的第一级译码功能，根据地址总线高8位选通相应模块。MPI模块内还包含了64条链路共用的寄存器。
---3）空间交换矩阵模块（SSWE）：完成TST交换结构中的空间交换功能，在数据通道上处于接收时隙交换和发送时隙交换之间，提供独立于时隙的通道交叉连接功能。交换控制由内部的间接寄存器完成。64条链路只有一个公共的SSWE模块。
---4）链路通道模块（CH1-CH64）：提供64个链路，各链路独立地完成解/成帧、发送/接收时隙交换、指针解释和伪随机序列监测等功能。
---5）边界扫描模块（JATG）：提供支持5信号IEEE 1149.1 JTAG标准的板级测试。
---芯片的二级逻辑结构设计主要是针对一个链路通道模块（CHx）进行的。根据功能划分，一个链路通道模块（CHx）主要完成：链路通道内寄存器的读写控制、接收链路SDH解帧、接收链路时隙交换、发送链路时隙交换、发送链路SDH成帧和指针解释及PRBS监测等功能。根据SDH数据通路，CHx自然被划分为：接收链路解帧模块（RSEF）、接收链路时隙交换模块（RTSI）、发送链路时隙交换模块（TTSI）和发送链路成帧模块（TSEC）4个模块。为了对链路通道内寄存器的读写进行控制，另外设置链路通道微处理器接口模块（CHx_MPI）。指针解释及PRBS监测功能是由独立设计的指针解释及PRBS监测模块（PIPM）实现的，该模块不改变数据通路。
---综上，在二级逻辑结构设计中一个链路通道模块（CHx）被进一步划分成：接收链路解帧模块（RSEF）、接收链路时隙交换模块（RTSI）、发送链路时隙交换模块（TTSI）、发送链路成帧模块（TSEC）、链路通道微处理器接口模块（CHx_MPI）和指针解释及PRBS监测模块（PIPM）共6个模块，各模块的功能划分如下：
---1）接收链路解帧模块（RSEF）：实现字符、帧定位功能，并检测字符及帧定位的丢失;进行BIP-8计算，提供B1字节校验功能;根据设置实现解扰码功能;提供输入通道复制功能，实现奇偶通道的选择;产生字符重新定位的控制信号。
---2）接收链路时隙交换模块（RTSI）：RTSI模块通过FIFO实现接收链路时钟与核心时钟的同步桥接，接收链路帧与公共帧定位的同步;同步之后的数据可实现T级时隙交换，或透明传输。
---3）发送链路时隙交换模块（TTSI）：接收前级模块的数据，完成后T级时隙交换，或透明传输;并通过FIFO完成本发送链路时钟与核心时钟的同步桥接;通过寄存器设置还可完成输出通道的多路选择控制功能。
---4）发送链路成帧模块（TSEC）：完成A1/A2字节插入、J0字节插入、B1字节的计算及插入、数据扰码、伪随机序列产生及插入和测试模板数据插入等功能。
---5）链路通道微处理器接口模块（CHx_MPI）：完成链路通道模块内部寄存器地址的二级译码和通道内部模块输出数据的选择输出功能。
---6）指针解释及PRBS监测模块（PIPM）：完成伪随机序列监测器的同步状态指示，伪随机序列监测器的强制失步，字出错中断状态的指示及字出错的计数，字出错计数值的传输指示和同步中断状态的指示功能。 芯片的应用范围
---宽带电路交换芯片可实现64路2.5Gbps入、64路2.5Gb/s出无阻塞宽带电路交换，采用时间-空间-时间（Time-Space-Time，TST）结构实现了1024路VC4之间的无阻塞交换，可以应用到以下场合：
---1）子波交叉连接
---2）多业务提供平台
---3）SDH数字交叉连接设备
---4）SDH ADM设备
---5）SDH终端复用器
---6）SDH线路复用器 | 
