采用无铅焊料使电子制造商更加明白了一种不寻常的金属现象，即通常所说的“锡须”，这个问题可能会影响电路板组装的可靠性。锡须通常发生在使用锡焊料的电路中，也会出现在印制板和元器件的涂层上。
研究表明，在适当的湿度和温度条件下，只有在显微镜下才能看见的金属单晶细丝会从金属表面“长”出来，使PCB印制板的导线或器件引脚之间发生短路。可以通过向镀层中添加少量的铅(约为3%)来防止这种现象的出现，但现在欧盟的RoHS指令已经禁止铅的使用。
由于RoHS指令要求在几乎所有的电子产品中消除铅，意法半导体公司进行了大范围的研究，开发和验证能够减轻或消除在大多数应用中的锡须的工艺流程。
理解锡须
第一步是理解发生在锡镀层上的这种现象。科学家相信，接近金属表面的内部压缩应力是导致锡须的主要原因。在一定的条件下，压缩应力会达到临界水平，进而形成锡须来减少系统内部的能量。在锡镀层内部的应力可能来自许多不同的原因，包括有机物污染、原子缺陷，以及在锡膜和底层金属之间的热膨胀的不同步。
图1 >
早期的锡镀层材料是按照使镀层表面看起来更“光亮”的目的设计的。锡镀层的特点是“明亮”，为达到这种效果，人们向电镀液中添加了一些化学成分来控制颗粒的尺寸和镀层表面的平整度。
由于这些化学元素的自然属性和为实现明亮涂层所需的高浓度的添加剂，这些早期明亮的锡镀层材料会在镀层内产生有机物伴随沉积和微粒的不规则排列问题，这会导致更高的锡须发生率。
减轻锡须的生长
有两种办法可以减少锡须的生长。一种是改变锡镀层的化学成份，通过使用级别很低的颗粒精细添加剂，来产生更加粗糙(或更不光滑)的表面，但不能影响电气性能指标。为此，英飞凌、飞利浦半导体、飞思卡尔半导体和意法半导体一起制定了许多可以抵御锡须生长的相互配套的商用锡镀层化学材料。
正如前面提到的，在锡薄膜内的本地相变会产生内部的压缩应力。由于锡和铜一般会形成一种化合物(IMC)Cu6Sn5，在这个反应过程中，金属的体积会显著增加，所以在使用镀锡的铜引线框时必须考虑到这个问题。渗透和扩散的最终结果会形成“楔子”，打入到颗粒分界处的锡层中，如图1所示。
然而，如果金属化合物是在更高的温度下形成的(例如，大约150℃)，就会形成一种不同的、更为理想的金属间的结构，这种结构更加统一而且几乎没有“楔子”。可参见图2。
图2 >
使用150℃的温度进行烘烤，几乎可以消除楔子，这是减少锡须的第二种办法的基础。图2中的左半边显示，在一个月内，金属间化合物就在室温下形成了，并且唯独在颗粒边界处形成了大块的、不规则的Cu6Sn5的结构。
图2中的右半部分显示了在150℃的温度下对镀层烘烤24小时形成的金属化合物，从图中可以看出，这是一个非常统一的Cu6Sn5层，几乎没有“楔子”。广泛的测试标明，不考虑镀层的厚度，经过150℃烘烤的镀层可以在室温下保存400天而不会出现锡须。
这两种减轻锡须的技术可以组合使用，生成能够阻止影响电气性能或者器件可靠性的锡须生长的镀层。在为期400天的环境测试中，大约有采用40种不同封装的1500个单元进行了测试，包括在正常环境存储了6个月，在干燥的环境中存储了6个月，加上500次的热循环(-35～+125℃)，以及在一定的温度和湿度(85℃，相对湿度85%)条件下暴露了500小时，结果表明没有产生锡须。
要注意的是，上面提到的这些测试都是在远早于2006年3月1日前进行的，即在JEDEC的JESD 201和JESD 22A121发布之前进行的。意法半导体可以满足绝大多数客户的要求，正计划对镀锡生产性进行重新认证，以满足这两个更新标准的要求。
