摘要：PCI-Express串行标准越来越广泛地在计算机行业应用，作为芯片与芯片之间，系统与插卡之间，系统与系统之间的高速连接，由于不同设备可能由不同的厂商提供，为了保证设备之间可靠的互联互通，必须对其接口进行一致性测试。同时高速串行信号容易对系统内部或者外部产生EMI辐射和干扰，PCIE标准定义了SSC(扩频时钟）来减少EMI，但是SSC如果使用不当的话也可能会影响接口互联的可靠性。本文介绍如何根据PCIE的标准及其众多的子标准定义的测试规范和分析方法进行一致性测试，同时讨论如何对SSC(扩频时钟)进行验证和分析。
关键词：PCI-Express，PLL（锁相环），时钟恢复，眼图，抖动，模板，SSC（扩频时钟）。
引言：随着计算机及通讯设备的性能要求越来越高，传统的低速的并行总线如PCI等的数据吞吐量已经无法满足要求，PCI Sig组织联合了一线的芯片厂商和测试测量仪器厂商制定了PCI-Express Rev1.0的规范，将串行数据速率提高到2.5Gbps,数据带宽提高到32个Lane即80Gbps，而且明确要求对宣称支持该规范的芯片和接口进行一致性测试，在PCI-Express Rev1.0A的规范实施后，PCI Sig又对规范进行了更新，Release了PCI-Express Rev1.1的规范，对抖动测试方法作了修改。同时，对于PCI-Express在不同环境上的实现，又制定了相应的子规范，如Base,CEM,Express module,cable等。最近，PCI Sig组织在讨论和制定PCIE 2.0的规范，将数据速率提高到5Gbps.并制定了相应的眼图和抖动分析方法. PCI-Express规范的不同版本及其子规范有合起来有9个以上，往往使测试工程在对不同的PCIE实现选择何种标准无所适从。
一、在一致性测试中如何根据不同的标准选择相应的模板以及PLL模型进行眼图和抖动测量。
1. PCI-Express的规范主要有以下版本：
对于Gen1 2.5Gbps的信号测试，PCI sig建议使用6Ghz以上的示波器，以捕获5次以上的谐波分量。对于Gen2 5Gbps的信号测试，PCI sig建议使用12Ghz以上的示波器.
2. Rev1.0a,Rev1.1,Rev2.0的测试方法的区别主要是时钟恢复的算法，时钟恢复的算法差异会导致眼图和抖动测试结果的差异。由于PCI-Express是采用内嵌式时钟传输的串行信号，在进行抖动和眼图分析时，必须模拟接收端的PLL模型进行时钟恢复去测量发送端的信号，以真实有效的评估信号在接受端所“看到”的信号效果。
Rev1.0a规范采用从连续的3500UI中恢复出理想时钟，对其中间的250UI进行眼图和抖动测量，且其眼图和抖动测量均参考TIE直方图的中间值，从而得Median-Max-Outlier的抖动值。这种测试方法相当于采用3阶PLL的时钟恢复算法进行抖动测量。这种方法可同时用于SSC（扩频时钟）打开或者关闭时的测量，并可最大限度减少测量结果的差异。
Rev1.1中单独定义了当PCIE的参考时钟为Clean clock时必须采用一阶滤波函数作为时钟恢复的环路带宽，拐点频率为1.5Mhz。当参考时钟使用了SSC时规范定义了一个三阶1.5Mhz滤波函数来进行时钟恢复。同时PCIE base 1.1 的规范还特别注明此三阶滤波函数的时钟恢复效果等价于3500:250的算法。即当SSC（扩频时钟）打开还可以采用Rev1.0a的测试方法。
Rev2.0的速率为5Gb/s,在Gen2 Ver0.7规范中定义使用拐点频率为1MHz的一阶滤波函数作为时钟恢复去进行clean clock的抖动测量。同时不再采用基于直方图的Median-Max-Outlier的算法计算抖动，而是采用通过dual-dirac 的算法得到抖动浴盆曲线后得到Dj和Rj的抖动成分.
3.针对不同的子规范，PCI sig定义了不同的模板，以根据模板进行一致性测试，所有的眼图测试结果都必须符合模板的测试要求，不同的规范合起来有19个不同的模板.例如下面就是针对Base Specification的Transmitter端制定的模板。
4.针对Rev1.0a,Rev1.1,Rev2.0规范及其针对不同应用的子规范，泰克公司的RTE-PCIE软件提供了一个完整的完全符合一致性测试规范的解决方案。在该软件中涵盖了所有的测试点，包括19个不同的测试模板，使用户可以方便地根据自己的测试要求进行选择。
同时用户可以根据不同的规范配置时钟恢复的方法，针对Rev1.1或者2.0分别可以设置SSC或者Clean Clk的时钟恢复算法。且其时钟恢复的算法已经内嵌在软件中，不需要用户再进行复杂的设置。
5.当设置好了测试标准和相应得时钟恢复方法后就可以得到一致性测试的结果，同时还可以绘出TIE 频谱图和抖动浴盆曲线，作为调试的依据。
6.对于PCIE2.0的测试，根据PCIE 2.0 Base Rev0.7的规范，要求捕获1Million比特的数据进行眼图和抖动的测试，这就对测试仪器提出了较高的要求，需要示波器在40GS/s的采样率下使用至少8M的存储深度一次性的捕获数据。同时规范要求示波器的带宽在12GHz以上。
二、PCI-Express的SSC（扩频时钟）的测试：
1. 在PCI-Express Base 1.1的4.3.1.1.1中明确规定Data rate 可以以+0% 至-0.5%的速率进行调制，调制频率为30KHz-33KHz之间。采用了SSC（扩频时钟）后可以将Data rate进行调制从而减少EMI,减少系统内部的干扰的同时也减少对外部的辐射。
在进行扩频时钟测试的时候，由于扩频时钟周期大概为30us,需要捕获2.5Gbps的数据，示波器的采样率至少为20Gbps,捕获一个扩频时钟周期至少需要20Gb/sX30us=0.6M的存储深度，为了准确测量，一般建议至少捕获10个以上的扩频时钟周期，所以示波器需要在20Gb/s的采样率下使用6M的存储深度。
2. 使用泰克的Jitter3 Advanced软件可以对SSC（扩频时钟）进行准确的测试分析。
捕获足够的数据，测试数据的频率，设置相应的抖动滤波器（由于SSC为30K左右，建议将滤波器模型设置为100KHz的低通滤波，可以将高频的噪声滤除.），绘出频率随时间变化的趋势图，即可得到SSC曲线。
三、结论：
为使测试结果符合PCI-Express的测试标准，在测试中必须选择正确的标准的模板，使用符合规范的时钟恢复算法进行抖动分析。最终才能保证PCI-Express的接口可靠的互联互通。在PCIE Gen 2以及SSC测试的时候，除了要考虑示波器的带宽以外，还要重点考虑其采样率和存储深度的配合能否满足测试要求。
参考文献：
PCI Express?Base Specification Revision 1.1
PCI Express?Card Electromechanical Specification Revision 1.1
PCI Express. External Cabling Specification Revision 0.7
PCI Express?ExpressModule?Electromechanical Spec Revision 1.0
PCI Express? 2.0 Base Specification Revision 0.7
Tektronix PCI Express Methods of Implementation (MOI)
（作者：曾志 来源：电子工程专辑）
