可能的小尺度工艺
器件层（如栅极氧化层）的介质击穿常常限制着某种特定工艺和器件设计的工作电压。但是，这种观点从工艺角度把工作电压看作一个参数。只要在工艺规定的信号电压极限内能获得足够的 SNR，这种观点就是合理的。确实，考虑到每次信号转换时为杂散电容充电所需的电能 EC=C(ΔV)2/2，低工作电压带来的节能效果是不相称的。
但是，工业应用的观点则完全不同。在这种情况下，标称信号电压是给定的，一般是 ±5V 或 ±10V，而在 IC 制造商的范畴内，其它属性则是参数。问题不是要按器件功能调整信号，而是要按信号的要求调整器件功能。这一差别不止影响最小尺寸，如栅极氧化物层厚度和电气传送长度，尺寸最小的器件在这些应用中并不像它们在逻辑设计中那样支配设计。再则，较高的工作电压不仅会影响单个器件，而且还会增加器件间隔，以便将相邻器件隔离开来。器件间隔的增加会使用来制造单个器件的总面积的增长速度比线性增长快一点（图 1）。
工艺师和器件工程师——从很多方面说，是半导体行业默默无闻的英雄——几十年来，综合运用工艺化学和器件物理，一直努力于逼近电压/标度曲线。事实上，供应模拟信号半导体和混合信号半导体的大公司全都在大力从事这些开发工作。说明这一趋势的新工艺是 Analog Devices 开发出的iCMOS，该公司在最近于慕尼黑举行的 Electronica 大展上宣布了这一工艺。对 iCMOS 和老式高电压工艺进行的比较显示出了新工艺节省芯片面积的程度（图 2）。除了节省宝贵的芯片面积外，该工艺还提高了功率效率，并可将信号调节电路与信号处理电路集成到同一个芯片上。据Analog Devices 工艺开发人员 Denis Doyle 说：“考虑模拟 CMOS[信号处理]产品成本优点或功率效率优点的工业设计师被迫增加很大的信号调整量和信号偏置量…以获得信号处理功能与高电压工业系统（从致动器至传感器）接口所需的高速度和低功耗。”他还说：“在那些情况下，能处理30V的制造工艺是3mm~5mm的工艺，而增加数字功能会使芯片尺寸增长到不可接受的地步。”与之相比，新的亚微米工艺可将小型低电压器件与衬底电位隔离开来，实现更高的集成度，这就使芯片设计师能在一块芯片上更自由地将信号从 I/O 电平转变为较低电压（图 3）。
模块工艺包括两组互补双极晶体管。一组晶体管的工作电压高达16V，而NPN晶体管和PNP晶体管 的截止频率分别为 6 GHz 和 4 GHz。第二组晶体管的工作电压高达30V，两种极性的晶体管的截止频率均为 1 GHz。另外的工艺模块具有可转换的多晶硅-多晶硅电容阵列以及低温度系数和低电压系数的薄膜电阻器，因而具有良好的初始比率匹配和厂内微调能力。片上内存以及逻辑功能则可使厂家和 OEM进行芯片配置。
当先进高电压模拟工艺取代不支持高集成度的老式工艺时， IC设计师 和 OEM 设计师将有理由重新考虑早已确定的 I/O 信号链分割方案，而这样做的机会却很少。与此同时，这一工艺的最直接用途可能是各单独功能的多通道版本，以及单通道器件芯片与封装尺寸的缩小。在这两种情况下，芯片制造商不仅缩小实现某种功能的硅片面积，而且还将更多芯片外元件集成在芯片上，从而可为OEM节省一大笔钱。
能充分说明这种趋势的一个实例是六通道的 AD7656型 ADC。它的输入结构包括六个片上的跟踪保持放大器，可接受 ±5V 或 ±10V 范围内的信号，并可按成对的通道编程。每个放大器驱动一个 16 位 SAR（逐次逼近寄存器）转换器。应用电路可以同时触发六个转换器，或单独触发成对的转换器。采样率为每通道 250k 采样/秒，满功率带宽一般为 8 MHz，因此可以将 AD 7656 用于采样过疏的应用场合。
