智能型电荷共用技术与目前市场上的列驱动器所普遍采用的节能技术基本上完全不同。目前市场上很多列驱动器都有低功率模式可供选择。以大部分应用方案来说，这个模式可减低流入输出放大器的偏压电流，以便节省能源。但这样始终会降低输出的平均转换率。对于负载较小及清晰度较低的小型平板显示器来说，这个解决方案已相当足够。但转换率一旦减慢，性能也会随着降低，对于高清晰度、高负载的新一代平板显示器来说，这样便远远不能满足要求。
智能型电荷共用技术不但可以节省能源，而且又可同时提高平板显示器的平均转换率，因为储存在各行扫描线之内的能源可以即时提供较大的电流，这是传统放大器所无法做到的。由于美国国家半导体的列驱动器拥有这个优点，因此一方面可以支持更高的实际转换率，而另一方面又可减低功率。
如何充分利用 FPD33584 及 FPD33620 的智能型电荷共用技术
为了充分发挥电荷共用的优点，电荷共用时间的长短应根据平板显示器的负载大小而设定。电阻电容电路 (RC) 负载较小的平板显示器即使需要较少共用电荷，也比电阻电容电路负载较大的平板显示器节省更多能源。美国国家半导体设计 FPD33584 及 FPD33620 这两款列驱动器时已充分考虑电荷共用的时间长短，确保无需加设外置电路或添加输入管脚也可控制时间长短。
对于大部分平板显示器的负载来说，美国国家半导体一般会建议将电荷共用时间确定为 500 ns 至 1 ms。以采用相当于 50 kW 及 150 pF 负载的平板显示器为例来说，由于负载较大，因此可能需要较长的电荷共用时间才可节省更多电力及发挥更卓越的性能。至于如何为个别的应用方案选择适当的电荷共用时间，可连系美国国家半导体寻求协助。
采用 FPD33584 及 FPD33620 时，可以利用两个方法控制其电荷共用时间的长短。工程师可以通过 CLK1_SEL、TIME0 及 TIME1 三条管脚确定选用哪一控制方法，全部管脚都可在 TCP 或 COF 封装之内切断联系 (tied off)。
第一个方法是通过改变 CLK1 的脉冲宽度来控制电荷共用时间。对于那些希望能够准确控制电荷共用时间而又有能力改变 CLK1 脉冲宽度的客户来说，这是一个最理想的方法。以这个配置来说，电荷在 CLK1 的上升边缘便开始共用，并在 CLK1 的下降边缘终止共用。采用这个配置时，必须利用 TCP 或 COF 的连线将 CLK1_SEL 管脚拉高。采用这个配置时，也应任由 TIME0 及 TIME1 两条管脚处于悬浮状态。图 5 显示以 CLK1 脉冲控制电荷共用时间时所出现的典型输出波形。
第二个方法是利用某一指定数目的 RSDS™ 时钟脉冲控制电荷共用时间。只要将 CLK1_SEL 管脚置于悬浮状态或连接在较低位置，便可启动控制功能，控制电荷共用时间。TIME0 及 TIME1 两条管脚提供 4 个不同长度的电荷共用时间以供选择。有些应用方案的 CLK1 脉冲宽度是不能调节的，也有些应用方案有时间上的其他限制，令 CLK1 无法灵活改变以设定电荷共用时间。对于这类应用方案来说，这个方法是最佳的选择。据图表 1 显示，不同数值的 TIME0 及 TIME1 有各自不同的电荷共用时间。对于大部分应用方案来说，美国国家半导体建议采用 [TIME1, TIME0] = [1,0] 这个数值。负载较小的平板显示器或 RSDS™ 时钟频率较慢的应用方案也可采用 [TIME1, TIME0] = [1,0] 这个数值。128 个 RSDS™ 时钟周期只可用于负载极大的平板显示器。以这个配置来说，电荷在 CLK1 的下降边缘便开始共用，并在图表 1 所列的 RSDS™ 时钟周期内继续共用。图 6 显示典型的输出波形，图中的 tcs = (图表 1 所列的时钟周期数目) * (PWRSDS)。要注意的一点是，图 5 及 图 6 的波形在表达上稍有夸张，以便更清楚显示不同的智能型电荷共用技术控制方法如何控制电荷共用时间。利用智能型电荷共用技术共用电荷时，转换率一般会远比所显示的速率快。
图表1：以 TIME0 及 TIME1 界定的电荷共用时间
| TIME1 | TIME0 | 电荷共用时间 |
| 0 | 0 | 16 个RSDS 时钟周期(以65 MHz 频率操作时约250 ns) |
| 0 | 1 | 32 个RSDS 时钟周期(以65 MHz 频率操作时约500 ns) |
| 1 | 0 | 64 个RSDS 时钟周期(以65 MHz 频率操作时约 1 ms) |
| 1 | 1 | 128 个RSDS 时钟周期(以65 MHz 频率操作时约2 ms) |
总结
美国国家半导体专有的智能型电荷共用技术不但可以改善列驱动器的性能，而且也有助减少系统的整体功耗。这种技术除了可以发挥更高性能之外，也可与市场上许多 RSDS 列驱动器管脚兼容。
