内容导读：

Agere 系统公司目前在它的ASIC设计中心接受了由Cadence Encounter RTL Compiler 综合工具提供的网表。当该综合工具被IP 供应商、IC和ASIC设计师应用于整个硅设计链时，可提高整个芯片的速度，减少周转时间，并且帮助客户获得最高质量的硅片。www.agere.com

标签：

来源:eaw 作者: 时间:2005/5/7 17:14:00