IMEC披露了将芯片层叠起来以后利用硅贯通电极将芯片连接起来的“三维SIC（3D Stacked IC）”技术的开发状况（演讲序号：13.6，题目是“3D Integration by Cu-Cu Thermo-Compression Bonding of Extremely Thinned Bulk-Si Die Containing 10μm Pitch Through-Si Vias”）。IMEC的三维SIC，其特点是在晶体管工序之后形成硅贯通电极。与在晶体管工序和多层布线层工序之后形成硅贯通电极相比，前者的多层布线的布局自由度得到了提高。

　　此次IMEC利用含有硅贯通电极的布线将层叠在一起的2个芯片连接起来以后，形成了通孔链，对布线没有发生中断的比例进行了检测。结果表明，67%的通孔链都已正常形成。IMEC指出，布线中断的原因是利用CMP对硅贯通电极进行平坦处理时，在厚度上产生的偏差和灰尘等影响所致。

　　IMEC形成的硅贯通电极直径为5μm，长度约20μm，距离最近的硅贯通电极间隔为10μm。硅贯通电极密度为1万个mm2。硅贯通电极材料采用的是铜，与布线中的铜直接相连。