EDA、代工厂和无晶圆厂半导体公司的专家日前在DesignCon IEC高峰论坛上探讨了面向良率设计(design-for-yield)的优点，及其存在的问题。

    专家们讨论的一个重大议题是可制造性设计(DFM)和DFY(面向良率设计)的区别定义。对这两种方法的准确含义目前还没有统一意见。

    东芝美国电子公司ASIC及代工业务副总裁Richard Tobias表示：“我们之所以在热烈讨论这个问题，是因为即便你有很好的工厂，设计的不同也会导致产品良率上的差异。”他补充说，DFM与DFY的区别取决于用户，如技能高超的COT设计小组或有代表性的ASIC客户。

    赛灵思(Xilinx)公司产品技术副总裁Vincent Tong表示:“我们可以先发布一个产品，然后再让良率团队参与，以提高良率。”他解释道，由于赛灵思对密度和性能的要求很高，“我们不能照搬设计规则手册里的每一条规则。”设计师得冒一些风险，给预计将有良率问题的地方标上记号，以后再处理这些问题。

    而复杂性较低的设计小组需要遵照规则。BindKey公司市场与业务开发部副总裁Jim Jordan表示：“如果完全按照规则进行设计，良品率会提高4%到6%。”此外，Jordan也认为，对于90纳米和65纳米节点而言，基于规划的非统计分析就已足够。“在采用45纳米节点之前，我们很可能无需基于模型的良率工具。”