2004年11月A版

摘  要：    本文介绍了一种基于FPGA和DDS技术的MSK信息源的实现方案。
关键词：    MSK;FPGA;DDS;数字调制西安电子科技大学通信工程学院   张岩  张辉
引言
    MSK(Minimum Frequency Shift Keying—最小频移键控)是恒定包络、相位连续的频移键控调制。与其它调制方式相比，其优势在于：调制信号的功率谱更加紧凑，旁瓣滚降衰落快、频谱利用率高;调制的可靠性即误码率和数字调制系统中最优的相干PSK调制的误码率相近。MSK是一种性能优良的调制方式，广泛应用于无线移动通信的数据传输中。用传统的方法来实现MSK信号，需要用多个分立数字、模拟器件，它的缺点是体积大，调试起来很困难，而且受外部环境的影响大，此外，开发成本也非常高。由此笔者提出了一种基于FPGA和DDS(直接数字式频率合成器)技术的MSK信息源的设计方案。
    FPGA是当今应用最广泛的现场可编程ASIC器件，具有大规模、高集成度、高可靠性等优点;DDS器件采用高速数字电路和高速D/A 转换技术，具有频率转换时间短、频率分辨率高、频率稳定度高、输出信号频率和相位可快速程控切换等优点，可以实现对信号进行全数字式调制。用FPGA和DDS实现信号调制，既克服了传统的方法实现带来的缺点，还具有静态可重复编程和动态在系统重构的特性，极大提高了电子系统设计的灵活性和通用性，而且大大缩短了系统的开发周期。

MSK信源系统的硬件设计
    本设计使用Xilinx公司的 FPGA(XC2S200E-4PQ208)和ADI公司的DDS(AD9852)为主要器件完成MSK信号的实现。主要技术指标如下：
     偏离中心    衰减
    ±3MHz    10dB
    ±5MHz    30dB
    ±10MHz    60dB
    ±13MHz以外    65dB
    FPGA芯片采用Xilinx公司Spartan2e系列器件，用硬件描述语言编写各软件模块实现其功能。由于FPGA采用的是SRAM，在断电的情况下FPGA内配置数据将会丢失。因此，我们选用了与Spartan2e系列器件兼容的SPROM器件XC18V02将FPGA的配置数据存放于其中，上电时由控制电路控制将SPROM中的配置数据装载入FPGA中。
    Spartan2e系列器件有两种配置模式：当MODE=1时，设置成串行从模式，当MODE=0时，设置成串行主模式。本系统中使用串行主模式配置FPGA，此时MODE=0，应将M2、M1、M0等引脚直接接地。此模式下使用XC18V02作为Spartan2e器件的数据源，SPROM以串行比特流方式向Spartan2e器件提供数据。
    DDS芯片采用ADI公司的AD9852，通过8位数据线、6位地址线、复位信号、update clk等信号线与FPGA连接。 AD9852实现频率合成输出。频率合成器是信号源中的一个关键部件，器件结构框图如图1所示。

    在时钟的作用下，对输入数据进行累加，累加器输出即为经累加后的累加相位的代码，即相位码。相位码再经过由只读存储器ROM组成的相位码—幅度码变换装置后，再经数模变换形成阶梯波形，最后通过低通滤波器和幅度放大器得到所需要的模拟正弦信号输出。
    AD9852采用全数字技术，从概念到结构都有很大突破，所以它在性能上也很独特：能产生高稳定的，频率、相位、幅度可编程控制的信号;具有较低的杂散(SFDR为80dB @100 MHz)，相位噪声在频偏1KHz处为-142dBc/Hz。内有可编程参考时钟倍频器，高速、高性能12位D/A转换器，高速模拟比较器，48位的频率控制接口和接口逻辑电路等。
    系统硬件的主要部分FPGA与DDS的框图示于图2。 

MSK信源系统的软件设计及优化
    配合硬件电路的FPGA软件模块的设计主要包含复位模块、时钟配置模块、DDS的设置模块及内部数字信号发生器模块。
    突岫�Р糠质©据。经测试，AD9852的极限更新频率约75ns，这里设置为极限值。输出幅度设置为最大，工作模式设为FSK模式。由于DDS的输入频率要求160MHz，需要系统时钟的4倍频，这里要注意的是测试后由于采用内部倍频器时输出信号相位噪声会恶化，因此尽量不采用内部倍频器，使用FPGA的外倍频。
    这里数字信号发生器模块的制作可以根据需要将数字序列制成所需要的信息源。
根据MSK信号特点，结合实际设计数据指标编写仿真程序。图3为仿真图形。

测试结果
    数字信号经FPGA处理后输出到DDS，并通过FPGA对其进行时序控制。这里使用AD9852的并行模式，通过6位数据线、8位地址线并行向AD9852的控制寄存器中传输数据。基于AD852的工作时序关系，设计配合硬件电路的软件模块设计，经AD9852输出实现MSK方式调制。载波频率为63.75MHz。输出波形振幅约为0.4Vp-p，经带通滤波器后加两级放大器进行限幅放大处理，最后经7阶低通滤波器输出MSK信号，输出信号幅度为3Vp-p。7阶低通滤波器采用椭圆滤波器实现，电感采用1210封装，电容采用0805封装，各项指标均达到预期要求。

结语
    经过实际硬件测试，各功能模块工作正常，整个系统结构合理，性能稳定。由于MSK信源的设计是基于FPGA的可编程设计，用户可以根据实际需要进行修改，采用了这种灵活的机制后，不仅降低了成本，而且提高了信源的针对性。不同的配置程序将使FPGA和DDS产生不同的工作效能，以满足用户的实际需要。
这套系统，已经应用到了导航通信的设备之中，实践表明，信源完全满足系统设计要求，而且结构简单、调试方便，同时证明了这种调制方式是一种好的调制方式。

参考文献：
1. 徐志军、徐光辉, CPLD/FPGA的开发与应用, 电子工业出版社，2002.7
2.    DDS(AD9852)data sheet.Analog Devices Inc

图2  MSK数字信息源硬件部分框图
图1  DDS基本组成