Cadence设计系统有限公司宣布杰尔系统公司已采用了Cadence的Virtuoso客户定制设计平台用于它的定制、模拟/混合信号电路设计的需要。杰尔的设计团队计划使用Virtuoso模拟、环境、版图设计及物理验证技术以便快速为其高级半导体芯片研制出高精度硅晶片，并避免返工以加速其上市时间。 　　

 
　　另外，杰尔还采用了Incisive Palladium系列用于它综合设计中的硬件加速及仿真。Palladium产品通过快速鉴别出硅前阶段的系统级瑕疵来减少风险，使设计团队能增加他们的研制效率并提高质量和设计的可预测性以确保一次晶片和软件设计的成功。 　　 

　　这项协议加深了我们两家公司在定制、模拟/混合信号电路设计及系统测试领域已长期存在的商业关系。两家公司已同意为杰尔公司完成开发在90纳米、60纳米甚至更小尺寸上用于一系列计算和通信应用方面的半导体产品解决方案的设计挑战。 　 

　　  Virtuoso平台是一个帮助使设计团队能交付符合规格并配合进度的硅晶片的综合系统。它包括一个设计要求驱动的环境、多模式的模拟、加速的版图设计、高级硅分析、以及一个全芯片集成环境。　　 

　　Incisive Palladium系列可在一个单一的系统内产生硬件的加速和在线模拟。Palladium硬件提供了高生产能力（运行时执行、灵活调试和快速编译）的系统级验证容量、可升级能力和一个高级的包括交换和基于断言的加速解决方案的验证环境。