摘要 如果能采用通孔双置技术，就能有效提高良率，但如何做到是个问题。本文解释了各种良率损失的原因，及优化通孔双置的最好方法。
Sematech公司的副总裁兼首席运营官John Schmitz在最近的介绍中讲到了对生产成本的估计：300mm晶圆生产线上，1%的良率损失将使芯片制造商每年损失500万美元。难怪良率是半导体行业要面对的首要问题。
解决各种各样的良率损失问题需要采用多种多样的方法，包括从版图设计到硅片流程：设计、生产和测试。一直以来都是生产和测试主宰着良率，且有庞大的体系有助于防止良率下降;若没有这些系统，良率将成为空谈。但是在纳米设计中，在从设计进入生产前，必须更多地考虑良率。这就是我们如此强调可制造性设计（DFM）的原因了。
从三个方面解决良率损失
良率损失可归为三个方面：随机性的（通常是粒子缺陷）、系统性的（成型与版面设计有关）以及参数性的（有关时序的问题）。设计者、生产厂家和EDA行业正共同努力解决每个领域的问题。提出了很多方法，其它方法也正在研发中。在测试和生产中，设计库中有一种技术可从三个良率损失方面提高良率。这就是普遍采取的通孔双置设计方案。
原因在于：生产过程中变异在所难免。采用措施减少这种变异就会提高良率。单通孔的数量和使用最小覆盖的通孔过渡区的数量的对良率损失影响很大。设置第二个通孔是一种减少生产过程中变异的领先技术。因为预想了“假设”可能发生的情况，所以通孔双置可直接对三方面的缺陷产生作用，从而在投入生产损失发生前避免良率损失。
随机缺陷是生产过程中的副产品;例如，空气中的粒子，或者更确切的说是抛光中掉落的粒子。如果粒子在单孔上或在其附近，它可能会阻塞通孔发挥作用。置入第二个通孔是为“保险起见”;也就是说，如果一个通孔不起作用了，第二个通孔将发挥作用。放置第二通孔前后的影响可轻易地用关键区域分析工具测量出来，此工具可让设计者和良率工程师评估版图设计对随机粒子的敏感度。通过这种分析，可很快地评估出生产过程中通孔双置对随机良率损失的作用。
系统缺陷是布局方式和工艺变化间相互作用的结果，如天线效应、平面性、通孔开路和电迁移，以及材料化学性质的变化。当生产过程中引入铜后，气泡的产生就会成为问题了，因为它们有在应力区内（如通孔置入点）聚集的趋势。生产过程中由版图布局引起的的应力会使通孔失效。置入第二通孔有助于排除气泡，提高良率。既然版图结构可能会导致问题发生，那么找出会引起系统性缺陷的布局模式很重要。在这里，可使用强大的几何图形处理引擎来让用户得知潜在的问题。
参数缺陷集中在有关时序、功率和其它功能需求上，对纳米设计影响很大。这些缺陷是互连寄生效应和器件物理的结果。单通孔导致了这一问题：如果一个通孔部分阻塞，就会产生较大的电阻（称为阻抗性通孔），并影响性能。若提供另外一条通道，第二个通孔就会减少阻抗，提高性能。
毫无疑问通孔双置可提高良率。事实上，问题已经不在于是否采取通孔双置，而是怎么办。但是置入第二个通孔要考虑许多问题。一个方法是在设计中双置每个通孔。根据通孔失效的百分比得到的通孔失效的统计数据，按此密集规则双置每个通孔的覆盖规则引起的损失太大，对大多数设计来说不可取。另一个方法是在不增加设计面积的情况下在有可能的地方双置通孔。也就是充分利用“空地”。此方法经证明很有价值，因它平衡了双置通孔和面积最小化的需求。
另一个重要问题是最小化双置通孔的寄生作用。一个先进的通孔双置工具可分析多种通孔类型以最大化覆盖范围。这样的工具可以选择为第二个通孔最佳取向（如现有金属走线的方向）的最佳结构。这减少了增加金属引起的电容性影响。
通孔双置的现实意义
在实际的生产条件下，通孔双置起什么作用？良率可能是多少？最近，Chartered Semiconductor在130nm工艺节点上制作出了应用了通孔双置的芯片。芯片是用于手持蜂窝电话的协作处理组件。较好的设计经验和通孔双置技术结合在一起，使初始良率高达90%以上。意想不到的结果是芯片的初始良率达到了以前500和350nm工艺所能达到的水平（图1）。对生产这种芯片的设计公司意味着什么呢？意义非凡。
手持蜂窝电话市场竞争激烈且全球化，新一代机型不断推出并进入市场。蜂窝电话的制造者，就是芯片组件制造者的用户，他们必须依靠大量的组件的即时可用性来抢先制作新型产品，并满足市场急需。如果芯片制造者能使产品所需组件的初始良率提高，他就会得到即时的回报：在竞争激烈的市场中，用户是使用用户的一部分。另外，若初始良率超过90%，良率稳定性更快提高。这样当蜂窝电话制造商需要更多的组件的时候，芯片制造商就处于令人羡慕地“组件可用”的位置。
其次，如果芯片厂商不能提供需要—若初始良率很低，这一情况很容易出现—蜂窝电话制造者将需要另谋出路，因为对竞争激烈的新型手机市场而言，组件的可靠来源是必须的。不可靠的芯片会让芯片和电话厂家双双陷于失去利润和收益的危险。另外，就象最近提到的，如果半导体生产厂家推迟芯片的交货日期，会引起更长的延误。如果初始良率低于芯片的需求，就会给市场带来严重的后果。这就是McKinsey研究中所称的“机会成本”。此研究表明，当公司每推迟六个月推出产品，就会平均损失33%的税后利润。如果良率低的话，很可能发生这种情况。
为了检验通孔双置的效果，最近在IDM进行了一项可比性的测试。这项实验的重要前提是：进行比较的两组设计必须使用同一片晶圆，并且设计尺寸也必须相同。晶圆由有一个通孔的管芯和通孔双置的管芯分别制作。在通孔双置组中，通孔只在可用的多余空间添加。计算两组的良率。这次对比的结果是使用双置通孔制作的晶圆比使用单通孔晶圆的良率提高了6%。
每家公司都有其评判利润损失的商业模式。但是要弄清楚单个芯片的良率是怎样影响最终结果的，只需要将Schmitz良率损失计算中的生产成本和McKinsey 的机会成本计算结合起来。基于这些结果，管理阶层就会要求将通孔双置应用于设计流程中。
技术在不断进步，提高良率的挑战也将继续。通孔双置是提高良率的方案中极其重要的一部分，但它仅是方案的一部分。为了应对生产过程中的各种变异因素，重要的是设计者、生产者和EDA行业必须一起努力研制出跨越设计、生产和测试领域的方案。同样重要的是：将这些学科结合起来的方案必须要易于整合于各自的环境中。
