韩国三星电子开发出了采用基于硅贯通电极的“WSP（Wafer-Level Processed Stack Package，晶圆级堆叠封装）”技术来层叠芯片的DRAM（英文发布资料）。该产品为层叠4枚512Mbit DDR2规格DRAM芯片的2Gbit产品。该公司表示，集成16个该产品便可制造出4GB(32Gbit) 的DIMM（双列直插式内存模块）。

继NAND型闪存之后再次使用硅贯通电极技术

　　该公司已于2006年4月将硅贯通电极技术应用于NAND型闪存。此次通过将该技术应用于DRAM，与原来采用基于引线焊接(Wirebonding）的MCP（Multi Chip Package）层叠芯片DRAM相比，封装面积减小了15％、厚度减小了50％以上。此前，在要求高速工作的DRAM中应用WSP技术时，存在着再布线会导致数据传输速度降低的问题。该公司表示，通过在DRAM芯片的铝焊盘部分形成贯通电极，解决了这一问题。

　　业界普遍认为，采用基于引线焊接的MCP难以实现16Gbps的高速数据传输，此次新一代DRAM的正式上市意味着这一极限将被突破。