Lattice Semiconductor发表号称业界最低成本的LatticeECP2M FPGA系列，提供高速嵌入式SERDES I/O外加一个工程预制的实体编码子层(PCS)模块。新的LatticeECP2M系列产品采用了12吋晶圆90纳米CMOS制程;该公司表示，在此之前超过3Gbps的高速嵌入式SERDES I/O，只有在相对昂贵的高阶FPGA中才具备。

       LatticeECP2M将SERDES I/O功能整合在低成本的FPGA结构中，使该接口技术能够用于迅速崛起的、对成本敏感的市场应用，如大量化的通讯、消费品、汽车、视讯以及工业设备等。其定价号称只有市场上其它SERDES同类产品的三分之一。此外LatticeECP2M组件亦大幅提升内建内存容量，以便支持更高频宽、基于SERDES的应用，其嵌入式RAM的容量从1.2 Mbit到5.3 Mbit。

       LatticeECP2M系列将包含五款组件，密度从2万个LUT到9万5千个LUT。该系列的18×18的乘法器数量也增加了，其范围为24至168。每个组件提供两个延迟锁定回路(DLL)和八个锁相回路(PLL)，用于频率控制。这些组件具有多种fpBGA的封装形式，I/O接脚数目为144到601个，工作电源为1.2V。

       整合在LatticeECP2M中的SERDES经过精心设计，在一个具有成本效率的、高能效(功耗低至100mW)的四方型结构中实现。根据组件的大小，分别有1到4个这样的四方型块。每个四方型块含有4个SERDES讯息信道(4个全双工讯息信道)，支持270Mbps至3.125Gbps的数据率。

       该芯片中还内建了一个灵活的实体编码子层(PCS)，它含有8b/10b编码、一个以太网络连接状态机和速率匹配电路。SERDES/PCS被设计在一起，以便支持目前最常用的基于信息包的协议，包括PCI Express、Gigabit Ethernet、Serial RapidIO以及无线接口标准(OBSAI和CPRI)。

       将SERDES、高性能DSP和低成本FPGA结构结合在一起的方式，对EDGE和接取系统供货商极具吸引力。这些供货商要将此类串行协议整合在他们的无线基地台、无线电网络控制器、DSLAM以及其它整合设备中。对低成本讯号处理感兴趣的大容量储存、高速服务器、医学影像和工业设备系统设计者，也可从LatticeECP2M系列独特的特性中受益。 484和672接脚fpBGA封装的LatticeECP2M系列第一款样品LatticeECP2M-35，将于10月份开始供货。Lattice预计在2007年上半年使整个LatticeECP2M系列上市。