摘要 本文主要论述了有集成化无源器件的多层薄膜晶圆片级封装技术，该技术有助于使高频率应用的高Q器件集成化。
多层薄膜技术
多层薄膜技术主要的特点，是使用像晶圆片一样的工艺步骤和光刻法。开发此技术的基础是WLP或硅后端线（BEOL）工艺技术。有自动化装卸的高容积制造设备，适用于普通硅晶圆片尺寸。
此技术的基本要素是薄膜、高密度金属化技术和薄膜电介质淀积技术，为了考虑结构中不同层之间的高密度互连，能够实现隔离层中很小的通孔。
薄膜技术，非常适合于无源元件的集成化和微型化。为了形成优质电阻器或电容器层，可用高重复性淀积复杂的各种材料。薄膜光刻法可确保高尺寸精度，能够实现小的容差并增加微型化，所以，避免了对电阻器或电容器数值的“微调”。电镀铜线，如上所述，完全适合于实现高质量电感器，特别是要求高频率应用的领域。
RF-SiP
由上所述，薄膜WLP技术可用于实现有集成化无源元件的互连基板技术。图2和图3示出了在IMEC公司研发的RF-SiP构造技术示例。
在低损耗RF基板上（玻璃或高电阻率硅），把集成化电阻器、电容器和电感器进行集成。为了考虑此技术的实际应用，开发了设计程序库。该程序库不仅由所有相关RF无源电路的电学上的等效电路模型，而且由互连线模型、不连续性和引线键合或倒装片连接组成。这些模型具有主要的几何尺寸参量，要考虑RF设计的柔性最佳化。该程序库也在自动化方面形成了电路掩模布局，从而更进一步地改进了设计电路的可预测性。采用此方法，可有效地实现复杂滤波器、耦合结构和滤波器功能。应用示例如图4所示。
“IC正上方”RF-SoC
RF前端ICs的特点，就是片上电感器占有相对大的面积。这些电感器的大尺寸，是由比例电感器的物理限制范围造成的，从而保持其性能（Q因素）。在RF-SiP插件基板上，实现这些电感器，如上所述，由于互连寄生现象，通常不是随意的，甚至对小的倒装芯片凸点而言，这会降低采用高-Q片下电感器获得的性能优化能力。然而，集成化无源技术，也可直接应用于器件晶圆片上或“IC正上方”。
通过把螺旋电感器置于薄膜层中——“IC正上方”——极大地增加了螺旋电感器和损耗基板之间的距离。通过采用较厚、电镀的铜电感器，获得较低的耐电痕性。
这种电感器工艺的聚焦离子束断面图，如图5所示。在此状况，使用10mm厚度的铜层和12mm厚度的介质。在10mΩ-cm硅CMOS晶圆片上，得到具有Q因素超过30多达5GHz的电感器。甚至通过在硅基板上，应用接地屏蔽可增大Q因素。再者，可实现具有高质量因素的差分电感器和非常高的共振频率，如图6所示。
结语
具有集成化无源元件的多层薄膜WLP技术既可应用于有源晶圆片（RF-SoC），也可应用于中间玻璃层上或高电阻率硅基板上（RF-SiP）。结果证明，薄膜技术在集成化高Q 无源元件应用于无线通讯方面，已做好准备工作。其频率范围非常宽广，从1-5GHz手机标准到多达77 GHz的汽车雷达。
