随着业界在信息分组（Packet）交换  网络上进行高级业务的开发，IP信息包的传输量和速率也与日俱增。电信运营商需要依靠非常准确的数据和统计能力，帮助他们更好的完成基于IP的服务。目前，系统设备中都是由网络处理器（NPU）来完成相应的统计任务，但这已经严重影响了NPU进行密集计算的能力和其它一些差异化的功能。针对这种情况，业界一般有三种解决办法：第一种是在NPU上加 SRAM，这种方法比较简单，但是会使NPU的负担加重，甚至可能造成 50％的NPU性能都消耗在统计任务上，如果那样系统就可能会被完全堵塞，网络运营质量也就会明显下降;第二种是使用FPGA，也要加上SRAM。这样一来，统计功能就需要两个芯片来完成，而两个芯片通常会有延迟和一致性的问题 ;第三种是使用自主开发的 ASIC，把逻辑和存储部分结合到一起，然而随之增加的系统设计成本却不得不让厂商三思。

　　IDT公司推出了专门的统计引擎芯片，集成了64位算术逻辑单元（ALU），该芯片具有LA-1 接口，与NPU无缝连接，使NPU可以专注于提升密集计算的能力而不必再为流量统计耗费过多的性能。统计引擎的ALU采用增强的多端口存储器单元架构，利用创新的“fire-and-forget”操作技术来更新多个计数器。“fire-and-forget”可取代传统的读取/修改/写入顺序，处理器能在每个时钟周期内访问和更新4个计数器，使原先分别需要4次读取和4次写入的过程现在通过一次“单统计写入”就能全部完成，从而可以使 QDR-II 带宽效率提高 87.5%。同时，统计引擎的ALU可以灵活配置为512K 32 位计数器或 256K 64 位计数器。IDT公司表示，这一统计引擎产品的目标应用主要包括高速交换机、路由器和边沿汇集网络设备等。

网址：www.IDT.com