摘要:本文介绍一种全新设计的测试芯片，封装采用该芯片可以方便地确定在加速应力测试中产生的热-机械失效。在进行应力测试时，这种芯片与产品实际使用的有源芯片效果相同，但简化了对封装进行失效分析的流程。
设计菊花链结构测试芯片是为了确定所有由加速应力测试引起的热-机械失效。为了实现这一目标，我们首先确定MDC使用与其他LSI有源芯片同样的金属化层和钝化层结构。如果需要，我们也可以根据实际芯片的情况增加额外的键和通孔和再分布层。MDC芯片的组装工艺与正常功能的芯片完全一样，使用相同的粘结胶，在基板同样的位置上粘结芯片。
芯片设计上也含有横穿每个象限和/或全部芯片宽度的环路结构，这些结构可以用来探测芯片是否开裂。在采用引线键合工艺313引脚的EPBGA封装和采用倒装芯片工艺1517引脚的PBGA封装中，我们在测试芯片中采用了这种典型的断裂检测结构。
图1和图2所示为MDC的键和区的分布情况，该芯片采用两层金属来模拟实际芯片的键和区通孔结构，这样保证了在芯片键合过程中所受的应力与实际芯片的情况一致。图中也可以看到用于监视芯片开裂的导电通路的设计。
313引脚的菊花链芯片设计含有两层金属层，分别为金属层2（M2）和金属层3（M3），代表了硅-金属结构中不同的布线层。测试芯片尺寸为9 × 9 mm。共有256个键和区，每两个成对链接，因此共有128个测试链。
这些链的长度不同，包括连接相隔键和区，用于偏压测试的短链，以及穿越芯片中心的最长链。长链通常用于监测芯片是否断裂。它们延伸到芯片的中心和四角，涵盖了所有的四个象限。
图3所示为采用MDC结构的倒装芯片，拥有1517个焊球和512个菊花链。芯片的尺寸是12.6 × 12.6 mm，键和区的节距为10 mil。测试芯片上所有回路链的几何尺寸相同，只有一层金属层。
加速应力测试
MDC测试芯片在加速应力环境测试时设定的参数与普通有源芯片测试时设定的参数完全相同。
外加偏压/湿度/温度条件测试-对于外加偏压/湿度/温度条件测试（包括HAST）来说，MDC提供了一种功能非常强大的测试手段。封装的每一个导电通路都可以通过位于两边的偏压电路施加反向偏置电压，这样可以获得供离子迁移的最大表面积，可导致漏电通路的产生。并且保证检测出所有可能出现腐蚀的位置。为了保证能检测出所有通孔到平面和平面到平面的可能漏电，对地和功率平面也施加偏压逐个测试通孔隔离环。偏置电压还可提高到实际有源电路不允许的程度，当然需要限制最大漏电流，以保证漏电路径或针孔上不会有熔断现象发生。另外，还可以持续保持偏置电压，使得所有可能漏电的位置在整个应力循环中一直保持受力状态。但器件不会发生ESD失效情况。
由于电路结构非常简单直接，很容易在循环加载过程中监控漏电流或环路电阻。另外在MDC中没有电流流动，因此不会产生开尔文自加热或者自烘干现象，这也保证了封装/组装结构中所有的失效问题都是由于外加的湿度条件引起的。由此可知，在偏压HAST测试中器件所受的应力，环境的相对湿度和温度与无偏压HAST测试是一样的。由于偏压和无偏压HAST测试的温度相同，我们可以比较电化学和电迁移现象对失效产生的作用，也可以与直接化学失效进行比较。
基于上述原因，在腐蚀/开路失效，特别是由电化学引起的腐蚀失效情况下，MDC是一种非常合适的测试手段。
对于无偏置HAST或高温高压测试来说，这种测试结构也行之有效。
温度循环测试- MDC结构同时允许进行标准的温度循环测试。可以检测并隔离所有的应力点。另外，MDC的设计对于二级封装测试也是兼容的，可以在温度循环测试中对电阻变化进行持续监控。并可以对所有的引脚实施这种监控。
MDC可以监控如下情况：
* 芯片粘结或下填料粘结失效。
* 多个方向的芯片断裂。
* 基板失效（导电通路和通孔）。
* 二级封装失效。
对于引线键合器件来说，使用MDC还有其他的好处，改变已有MDC芯片引脚的连接顺序就可以将其应用到其他的封装中。在不同尺寸的封装中为了确定测试时的热-机械效应，只选择部分键合区，并改变引线键和的方向和角度便可完成测试，而不必重新设计测试芯片。
电性能测试
MDC也允许在很大范围内自由设计测试方法，例如可以使用完全手工操作的万用表测量，也可使用开尔文表，或者使用自动电阻测试仪，或者是成熟的ATE测试仪。测试主要侧重于测量电阻值的变化。
基板上或者芯片连接位置的参数变化可以作为失效随时间变化的函数，监控这一变化比在使用有源芯片测试时观察某一失效阈值要好很多。MDC方法允许像二级温度循环测试那样对失效进行实时监控。这使得对封装运行寿命的判断更加精确。
失效分析
MDC极大地简化了失效分析的流程。使用有源芯片评估封装可靠性时最大的问题在于确定是芯片发生了失效还是封装发生了失效。对于倒装芯片来说，由于其有源面朝下，并且埋入下填料树脂中，这一点显得尤其重要。由于MDC中金属的含量（所占面积）非常少，我们可以通过红外反射比显微技术来检查芯片和基板之间的部分。
可以首先检测环路上引脚对，容易地确定出引线键合中断路或者短路的位置，然后可以使用开塑封料或者开盖（依封装结构确定）的方法将键合丝暴露出来，确定失效位置后测量这些引线之间的电阻值：
* 引脚和互连线之间。
* 引脚和引脚之间
* 键合引线与部分仍粘连载芯片上的键合引线之间。
结论
MDC测试芯片是有效衡量不同封装设计的优秀工具，而需要投入的资金成本和时间成本都很低。它可用来进行封装开发、评估工艺变化，也可用于最终质量检测。由于其电路简单，可用于不同的组装位置，我们将MDC测试芯片用于可靠性监控项目中。
作者信息：
Carlo Grilletto 是LSI Logic公司可靠性部门的项目主管。他负责可靠性测试流程的开发和新型封装设计的寿命预测。 Grilletto在电子产业有超过25年的从业经验。
电话: 408-433-8362
E-mail: carlog@lsil.com
参考文献：
C. Grilletto et al., "Infra-Red Microscopy for Daisy Chain Flip-Chip Device Failure Analysis," ISTFA, 2004.
