摘要 随着业界对于高k介电材料使用的延迟，以及金属栅极的应用，对于源漏延伸区结深缩小的需求比以往所预期的越发迫切。这种趋势推动了对于准确测量电阻率和漏电流的需求。非接触式测量避免了四探针在这些浅结上造成的缺陷。
Rs和RsL
p-n结电学特性的测量可以在Frontier Semiconductor公司的非接触薄层电阻和漏电测量系统上实现。在这个系统中，经过调制的可见光束照射在结的表面，如果光子的能量大于半导体的带隙（硅：1.12 eV，锗：0.67 eV，砷化镓：1.42 eV）就会有电子空穴对产生。这种内光电效应产生的自由载流子，将按照它们的电荷， 在p-n结和衬底的不同电场作用下分离。接下来，自由载流子在光束作用下通过飘移离开这个区域，它受结的薄层电阻控制。在结薄层电阻低的情况下，自由载流子会比薄层电阻高时延展更远的距离。p-n结上方（~1 mm）的一对AC耦合电极测量出载流子分布的空间宽度。一个电极位于光束照射的区域，另外一个移开稍许距离，离开载流子起源区（图1）。[1]
两个电极收集到的结的光伏信号的比例（ V1 /V2）由结薄层电阻（Rs）、漏电流（Io），和电容(Cs)决定，它们将在RsL方法中分别被确定。Rs的测量范围从10到>300,0001/2/sq，Io从10-7 到 >10-2 A/cm2，结电容由衬底掺杂（从2×1014 到 >1019 个/cm3）决定。Rs的测量是稳定的，对于深度从<10 nm 到 >2 μm的结，薄层电阻在100-300,0001/2/sq范围时的重复测量标准差为<0.1%。
RTP退火的表征
快速热处理(RTP)退火已经成为目前热退火的主要方式，杂质的活化一般在~1050℃约1-5秒种。为了在200和300毫米晶圆上获得均匀的热循环，需要监控RTP设备的升温和降温过程。对于深结工艺（xj≥~50 nm），RsL方法测量的Rs随着峰值温度变化，与旧方法（比如四探针方法）吻合得很好（图2）。
RsL方法的优点在于它能够直接延伸到浅结，而探针刺穿和漏电流效应则会给四探针法带来很大的误差。这样，工艺控制数据库就能够连续地扩展到更短更高温度的热退火过程。
RTP退火的均匀性会受到各种效应的影响。RsL技术的主要优势在于通过它能够获得超浅结（xj <30 nm）高精度的Rs地图，而不会受到结漏电效应的影响。比如，当RTP灯阵列加热晶圆不够均衡时，晶圆中心会有“热”区（低阻），晶圆周边会有“冷区”（图3）。灯阵列是环状分布的，同时晶圆在退火时是旋转的，从而导致Rs有很强的环状变化趋势（图3）。
晶圆外围比较冷的热履历使得杂质的活化率低（更高的Rs值）， 同时也使得注入损伤的退火恢复不足，导致更大的结漏电。在这次测量中，在所有的RTP退火晶圆上都观察到了这种效应，晶圆中心的Rs值大约1-2 k1/2/sq，半径120毫米处的Rs值更高，对应的局部漏电也大（图4）。
晶圆支撑装置对于局部加热的不均匀性有贡献。如图5所示，晶圆与三个支撑石英针的接触导致了局部的“热”点（Rs低）-可能是因为RTP灯能量的局部聚焦。这种效应在通常接触探针的测试中由于测试点的密度小（≤120点/晶圆）而不能够被检测到。
毫秒退火
当为了抑制杂质扩散超过注入深度而将热循环时间减少到毫秒量级时，结测量的复杂性不再仅仅来源于结的超浅性（~10 nm），退火不充分导致的杂质不完全活化以及晶格损伤不完全恢复，二者与结深相结合导致漏电增加，所有这些都增加了结测量的复杂程度。
在激光退火的情况下， 控制短到1-10毫秒的热脉冲获得1200到>1350℃的高温，面临的挑战是扫描激光束有限的空间范围（~1厘米）。退火工艺首先要求获得对于整个晶圆完全均匀的热辐照，包括扫描光束合适的交叠。要表征激光退火工艺，需要对超浅结的Rs和漏电进行测量，并且要有足够的空间精度来表征交叠扫描激光束辐照的均匀性。对于激光退火工艺的初步表征，包括不同光束尺寸和扫描交叠情况下杂质活化均匀性的评价（图6）。
漏电流效应
对于浅结技术进行工艺优化最主要的目标就是尽量减小结漏电。控制漏电的挑战在于，为了控制短沟道效应，需要在重掺杂的局部区域形成SDE结（“晕环”和“空腔”），这大大增加了挑战的难度。
晕环（Halo）掺杂工艺的作用是双重的。首先，halo区域重掺杂（~1019 个/cm3）会导致形成相对薄的耗尽区或者空间电荷区（≤20 nm）。由于载流子复合主要发生在耗尽区的中部，即使没有晶格损伤，薄的耗尽区也会使漏电增加， 这是因为载流子在复合前必须要穿过的扩散长度与典型测试晶圆相比更短。一枚101/2-cm的测试晶圆，其掺杂水平大约为1015 cm-3，耗尽区厚度大约1000 nm。如果除了重掺杂，由于不完全退火，在halo区域还有大量的晶格缺陷，那么与晶格缺陷相关联的大量复合中心会提高漏电的水平。
图7给出了对于一个10 nm SDE结，有halo掺杂，并且损伤点位于结下20 nm处时，按照模型计算得出的耗尽层中复合速率与深度的相关曲线（左图），以及相应的漏电流（右图）。[2]对于轻掺杂的晶圆（约1015 cm-3），主要的复合峰位于SDE结下500 nm以及附近的损伤，因此净漏电小，并且当近表面损伤密度增加时漏电也不会变化。对于~1019 cm-3的halo掺杂，复合峰接近SDE结，并且会由于近表面的损伤而大大提高。Halo区的重掺杂会大大增加漏电流，同时漏电流对于晶格缺陷密度也有很强的敏感度。通过掺杂和退火新工艺控制晶格缺陷的产生和恢复，从而减小重掺杂SDE/halo结的漏电流，模型计算给出了解决问题的方向。
接触探针问题
所有这些工艺和技术方面的变化，对于测量设备即提出了挑战又提供了机遇。浅结复合、不完全损伤退火以及杂质活化，所有这些问题都极大地限制了接触电阻探针的生存空间，同时也提升了准确测量结漏电的重要性。对于“硬”四探针，探针尖由碳化钨（WC）和类似材料制成，首要的问题就是获得与结表面的良好接触，同时又不刺穿浅结。[3]探针尖施加的局部压力通常都会超过硅破裂所需要的压力，所以探针接触会压碎硅留下“脚印”，这种印迹通常都会远深于掺杂层（比如20 nm）。这种条件下，探针电流会流入晶圆衬底和表面结。由于探针刺穿或者真实的漏电（图8），这种进入衬底的并联电流通道使得测得的薄层电阻偏低。
图9给出了一个浅结中探针强刺穿效应的例子，该pn结是在重掺（~2×1018 cm-3）的n型硅晶圆上注入p+形成的。即使对于比较深的结（~35 nm），由于额外流入重掺杂晶圆的电流误差，四探针测得的值也会比RsL测得的值小100倍。对于浅结，也有高漏电的问题（10-5 to 10-3 A/cm2），测得的薄层电阻接近于晶圆衬底，这表明几乎所有的探针电流都流入了晶圆-而不是表面结。
即使在使用水银或者“弹性金属”作为针尖的非刺穿四探针测试下，测得的薄层电阻也会受到探针电学穿通和结高漏电的影响。图10表明了流过接触探针的衬底电流的作用，包括测试结构，将在非刺穿四探针和霍尔电流测试结构上测得的值，与RsL方法测得的薄层电阻、漏电流的值做了比较。对于漏电大于10-4 A/cm的结，接触探针（四探针或者霍尔电流测试结构）测得的薄层电阻值比RsL测得的值小，漏电比RsL测得的值小90%，其值在10-3 A/cm2 范围（对于重掺，~1018 cm-3衬底）。图10中表明的这种效应，突出了利用重掺衬底研究传导漏电的意义，借此能够估算出halo截面的掺杂水平。
参考文献：
1. V.N. Faifer et al., "Non-Contact Electrical Measurements of Sheet Resistance and Leakage Current Mapping for Ultra-Shallow (and Other) Junctions," MRS-Spring 2004 Symp. C, Vol. 810, p. 475.
2. V.N. Faifer, M.I. Current, T.M.H. Wong and V.V. Souchkov, "Non-Contact Sheet Resistance and Leakage Current Mapping for Ultra-Shallow Junctions," Proc. 8th Intl. Workshop on Fabrication, Characterization and Modeling of Ultra-shallow Junctions in Semiconductors, June 5-8, 2005.
3. T. Clarysse, D. Vanhaeren and W. Vandervorst, "Impact of Probe Penetration on the Electrical Characterization of sub-50 n m Profiles," J. Vac. Sci. Tech., 2002, Vol. B20, No. 1, p. 459.
