通过 54 MHz 系统时钟，CDC5806 能由单个器件生成视频、音频、CPU、USB 以及便携式内存时钟。三个 PLL 可从系统时钟生成各种输出频率。片上环路滤波器与内部反馈消除了采用外部组件的必要。CDC5806 采用 TI 的 RF 硅锗工艺开发而成，实现了时钟分配的低抖动以及低至 150 psec的、极低的峰至峰周期抖动。

采用此工艺开发的未来时钟将集成有助于降低电磁干扰 (EMI) 的功能，如可变扩频定时 (SSC) 等。可变 SSC 还使设计人员能对其设计进行微调，在系统中进行各种标准 SSC 的测试。TI 技术在实现这些功能集成的同时还保持着优异的 PLL 频率隔离。

CDC5806 拥有如下关键特性：

·        允许单端 LVCMOS 的时钟输入;

·        使用 54.000 MHz 的系统时钟输入可生成多输出频率;

·        用于时钟分配的低抖动;

·        工作电压为 3.3V 单电源;

·        可生成如下时钟：

• VIDCLK 74.175824 MHz/54 MHz（带缓冲）;
• AUDCLK 16.9344 MHz/12.288 MHz;
• CPUCLK 64 MHz;
• USBCLK 48 MHz;
• SPCLK 32 MHz;
• MSCLK 38.4 MHz/19.2 MHz/12 MHz;
• 集成有 PLL 滤波器组件;
• 极低的峰至峰周期抖动特性，最低为 150 psec;
• 工业温度范围介于 -40°C 至 85°C 之间;

供货情况

CDC5806 采用 20引脚 TSSOP 封装，已开始供货，目前可通过 TI 及其授权分销商进行订购。批量为千套时，建议零售价为 2.15 美元。