??? 在未来的15年，半导体仍然是决定产业竞争力的根本。放眼2015年，网络产业将迎来全盛时期，而生物产业将接踵而至。支持这个时代的将是半导体的演进，但硅技术作为半导体的中核不会改变。迄今为提高性能一个劲发展的微细化技术今后仍将持续发展，但微细化一边倒的发展是不够的，而有待于生产技术、器件技术、设计技术、电路技术及封装技术的突破性进展和提高。

实现小规模生产

??? 自半导体问世已历经半个世纪，其间，半导体的牵引力始终是计算机。伴随着计算机成长起来的半导体产业，现在已达20兆日元的市场规模。但是，近年来半导体的牵引力正从PC变为数字信息家电，半导体产业关注的器件也从PC使用的通用LSI转向信息家电需要的系统LSI，今后LSI的生产必须适应这种变化。这里的数字信息家电是游戏机、移动电话、数字相机、DVD、汽车导航、数字电视、数字摄像机等的总称。图1示出LSI生产的变化。

??? 面向数字信息家电的系统LSI有以下3个特征。（1）需要自由地充分发挥图像、声音的功能，因此必须混装微处理器、SRAM、DRAM、快闪存储器等，不久的将来还要混装强电介质存储器及模拟器件。而且根据作为LSI用户的整机生产商的需要，混装些什么也各不相同。（2）产量在短期内可能变化极大。数字信息家电的产品寿命大多短到半年至1年，生产数量少至几十万台，而且带有时尚性，畅销时产量会临时激增。（3）比之面向PC的通用LSI成本必须更低。考虑到数字家电的购买者，必须减少占整机成本较大比重的LSI的成本。

??? 为了生产面向数字家电的系统LSI，就需要能快速、廉价进行多品种、变产量生产的工厂，这对过去的大规模生产线，在成本方面、生产工期方面都难以实现，因此必须基于新的思路来建立小规模生产模式。这种模式应具备3个条件：（a）把生产规模缩减到1/10，生产效率却不应低于大规模生产线。LSI生产商为适应多品种生产，可拥有更多的小规模生产线。（b）能在短期内高效实现生产品种的改变。（c）能把生产工期减至最短。

??? 其中把生产规模缩减为1/10而不降低投资效益最难实现。原因在于过去20年来进行的技术开发是按1000批/月的大规模生产线方取得最大投资效益的。其一是有些生产设备即使量品降到1/10而配置的数量不会减少到1/10。如专用设备W-CVD及RIE（活性离子蚀刻）设备、扩散CVD设备等。其二是有同时处理多个批量方增加处理能力的生产设备，如果降低其处理能力到1/10，但设备价格难以降到1/10，如设备价格降到1/10，又会引起RPT（原料处理时间）过长的问题，难以实现生产工期最短的需求，如扩散CVD设备等。其三是今后工作量增大带来的加工成本问题。今后系统LSI中布线层数将增至6～7层，多层布线的加工成本大为增加。此外，如果对产量少的系统LSI采用过去大批量使用的掩膜曝光技术，成本也会剧增。

??? 为了解决上述典型的问题，实现小规模生产模式，可根据以下七个观点来改善加工技术、生产设备技术和生产技术：

1， 加工的通用化，即不管何种器件，使栅绝缘膜及STI（浅沟道隔离）等加工通用化。比如微处理器、SRAM及DRAM均用相同的STI加工。为此，在加工开发阶段要考虑用同一设备对付尽可能多的加工。

2， 生产设备的多功能化，即设备的组装应能用同一设备进行多种加工处理。具体地说，必须开发同一设备连续进行除去自然氧化膜与多晶硅成膜处理的设备，或反射膜及硬掩模连续成膜及连续去除的设备。此外，把1和2结合起来提高生产设备使用效率的还有扩散CVD及RIE，这要从加工与生产设备两方面加以改进。

3， 改进生产设备和便于增加功能，即把生产设备按每种功能组件化。特别是CVD设备及RIE设备的煤气供给系统。这种组件化还需规格化、小型化。

4， 加工成本与设备成本最低化。适当修改生产设备的规格指标，并把性能与成本定量化，工厂也必须相应修改工作流程。系统LSI需要5～6层的多层布线，占加工成本的比例加大，此时应考虑修改过去使用的等离子CVD设备。最近已进行了锗、诰等材料技术的开发，如这些材料用涂布技术成膜，可以减少加工及生产设备成本。此外，在系统LSI的情况下改用电子束直描技术可不采用掩模，以降低成本。

5， RPT最小化。其办法是采用加工监视器或现场监视器，可以缩减质量管理时间等，而且在多种加工的连续处理情况下，对缩短工期、减少人力、缩短运送时间和生产设备等待时间、减少洗净加工都有显著作用。据调查，每种LSI在扩散CVD加工中有一半左右的工作可以连续进行。

6， 提高生产设备的可靠性，即应绝对避免生产设备的长时故障和停机。若前述组件化具有完善的互换性，便可相应更换故障组件，大大缩短修理时间。此外把定期维护改为零星、短时间、多次维护也有必要。

7， 最大缩短生产工期的工厂运作。应尽量不采用多批次集中进行的批处理加工，对单批次处理实现多种加工的连续处理是有效的。

硅器件结构进入第2个创新期

??? 回顾器件的进步来展望未来，今后15年将是第二个新技术创新期。图2示出LSI器件的演变。

??? 考虑硅器件的发展不能离开产品和系统的进步，而今后必须以移动设备为中心。对于移动设备、低功率、小面积、无线通信是关键，而高集成、高性能并非必要条件。但台式PC及服务器等则要求比现在更大的信息处理能力。这样就加大了轻薄短小与重厚长大的分化。下面分别就晶体管、DRAM和非易失性存储器进行探讨。

晶体管：以MOS为中心的新结构

??? 硅MOS FET以60年代开发的多晶硅栅电极与自身形成源漏的形式为基础，70年代至80年代的进展在于源漏2重结构的LDD结构的发明。LDD原本是为提高热载流子可靠性，以缓和电场为目的的技术，发展以线接抑制沟道效应，以深接硅化物化来降低阻抗的结构，而打开了通向高速MOS FET的道路。以沟道不纯物质分布的最佳设计为目的的基板工程的进展，又支持了它的发展。达到基板工程的最佳解便是与LDD相得益彰的哈罗（凹穴）结构。90年代根据恒定电场换算（scaling）准则把80年代提出的概念具体化和实用化了。虽然美国IBM公司提出的换算准则是在1974年，但近乎于纯恒定电场的换算却是在0.5μm以后。

??? 今后，不同用途追求的方向各不相同。首先，面向移动设备将与换算准则相分离。以低功耗而非高速性为目标的结果，就是在开发低电压电路的同时，求得把漏泄电流降至最小的器件设计。

??? 其次，面向台式PC及服务器在2000年之后仍推行恒定电场换算。据99年版的International Technology Roadmap for Semiconductor中微处理器的栅长与电流电压的规划，有效氧化膜厚度可与栅长成比例减小。在0.1μm时，要抑制栅漏泄电源将需要高电介质栅绝缘膜。在引入抑制多晶硅栅极空乏化的SiGe栅及金属栅之后，必需力求去除有效氧化膜厚度增大的因素。这一时期可称为新栅极材料与高电介质膜支持的材料的时代。

??? 不过，在栅绝缘膜材料的开发赶不上微细加工技术进展时，可采用电源电压及氧化膜厚度不按换算准则，只减小栅长的办法。为了让亚0.1μm MOSFET工作，必须形成极浅的接合。迄今栅极的缩小与漏极电流的增加无关，这是因为浅接合增大寄生阻抗所致。近来，在亚0.1μm器件中通过抑制短沟道效应并降低寄生阻抗，可实现0.2～0.14μm同样的电流。虽然有必要研究接合漏泄电流及可靠性的问题，但估计栅电容的大为降低，可以提高电路性能。

??? 但一到0.02μm便达到了换算的物理极限。因为根据量子效应的反转层厚度，不可能把有效氧化膜厚度减小到0.5μm以下。于是，提出了新的器件结构方案，如用多个SOI（硅绝缘体）层构成沟道的FinFET。它能扩大有效的栅宽，利用完全空乏型SOI结构特有的体效应，可大大增大漏极电流。80年代出现的完全空乏型SOI结构和DELTA结构也许将以这种形式开花结果。

DRAM：1T+1C结构达到1G

??????? 1967年发明的1T+1C结构的DRAM的发展可大体分为KB、MB和Gb三类，其特征是采用平面结构的Kb时代，立体电容的发展及Ta2Os实用化形成的Mb时代，以及新材料、新结构问世的Gb时代。1970年发表的1Kb DRMA宣告了LSI时代的开始。其后直到256Kb均采用平面结构，存储容量由电容绝缘膜的薄膜化得以保证。

??? 达到薄膜化的极限而采用立体型电容器结构，便是从1985年开始的Mb时代。其结果，单元面积加快缩小，到64Mb时为对付电容过高，出现了多种多样的电容器结构。1996年后，缩小芯片面积以降低成本成了DRAM制造的最大课题，64MDRAM芯片的缩小就是其真实的反映。立体电容的典型例子是圆筒型，它是在制造上增加表面积的良好例子。把电容器电极表面做得凹凸不平来增大有效面积的HSG（半球糙面）Si还有利于缩小单元。在64Mb中应特出一笔的是近20年研究的Ta2Os的实用化。

??? 达到亚0.1μm的Gb时代，只在结构上下功夫就不能确保存储容量了，而开始集中地研究（Ba,Sr）tiO3(BST)等高介电常数膜，因此Gb时代被称为新材料的时代。但是，随着研究的深入，弄清了虽然这类膜的有效厚度可以变薄，但其物理膜厚难以做到20nm以下。

??? 大容量存储器首要是低成本化，在着眼高性能便携终端用途的情况下，低成本尤其重要。就这个意义来说，引入新材料的1T+1C结构能否真正成为Gb存储器尚需慎重判断。而且通用大容量存储器的难点在于所要求的单元面积。如按照以芯片面积为基础的99年版ITRS规划，2002年时DRAM的单元面积将小于6F2（F为设计线宽），这比用折迭位线技术的1T+1C结构的最小单元面积还要小。

??? 鉴于这种现实必须实现新的大容量存储器。一种可能性就是增益单元。过去的增益单元存在单元面积的问题，因为构成单元的元素及布线数需比1T+1C结构的单元多，方能确保数据的容量。弥补其缺陷的将是纵型PLED（Phase-State-Low-Electron-Number-Drive）存储器。它由于使用低漏电流的纵型晶体管而缩小了单元面积。虽然其命运尚难预料，但却是今后存储器单元的一种可能性。如果研究DRAM规划，代替1T+1C结构的大概会是无电容存储器了。

非易失性存储器：追求大容量低成本

??? 非易失性存储器于60年代问世，而作为LSI未来发展的则是1984年的快闪存储器方案。1985年作为现在业界标准技术之一的NOR型单元和1987年NAND型单元的发表，开始了单元技术的高级化与多样化趋势。90年代前半期，AND型、DINOR型等适应不同用途的单元问世，进而新的单元方案络绎不绝。这些存储器单元改写次数均在105次以上，且保证10年以上的数据保持性。

??? 快闪存储器从替换紫外线消除型EPROM开始应用，当初主要用于PC的BIOS中。随着近3～4年移动电话的普及，用于存储程序及用户登录数据的市场迅速建立。存储器单元以能高速存取的NOR型、DINOR型为主流。当前，低电压运用与存取高速化是重要课题。

??????? 2000年移动电话已装有快闪存储卡插槽，该卡充当了存放下载文件的载体。用作存储卡的快闪存储器以2.5年4倍的速度超过DRAM大容量化，到2001～2002年将有1Gb产品问世。5年后如能实现8Gb产品的话，一个芯片便能存储70分钟的动画了，从而可望成为音乐、图像、游戏等服务的关键器件。存储器单元将以能高集成和快速写入的NAND和AND型为主流。

??? 快闪存储器如下降到每64Mb 1000日元就会加快普及。要实现这样的低成本，若以现在150mm2的芯片面积计必须用2.5年达到4倍的大容量。假定单元占用率不变，每比特的单元面积必须2.5年缩小1/4。但按以往的换算准则，单元面积的缩小步伐就太慢了。解决的办法有两种，并将其结合起来。一是推进自身配合加工来缩小物理的单元面积，但只用此办法难以缩小到4F2以下的理想单元面积，实现低成本的1Gb产品困难。另一是引入一个存储器单元存储多位信息的多值技术，它可有效实现小于4F2的单元面积。

??? 多值技术方案迄今有3种。其一是多电平方式，即极精细地控制游戏栅极存储的电子量，形成多个门槛电压电平。现已有2b/单元的产品。由于多值化，减少验证次数使写入高速化是其课题，此外，为抑制反复写入后降低数据保持特性，必须改进隧道绝缘膜。其二是多状态方式，即电子存储于一个单元的不同物理位置。其门槛电压控制及可靠性与以往的2值方式相当，但写入及读出时源漏切换的工作速度还是课题。此种方式正在进行NROM的开发。其三是多控向方式，即层叠多个存储器单元。单元本身可按以往的2值方式处理，但布线及选择晶体管的配置是课题，还必须革新单元的结构。

??? 多电平方式的多值记忆其门槛电压是依注入浮游栅极的电子量连续变化的。假如各门槛电压电平为准稳定状态，且为非连续值时，写入时便不需验证了，这既提高了数据保持性又可解决多值化的课题。具有这种可能性的便是单电子存储器。此种存储器是把电子存储在纳微级的多晶硅粒界上，利用库仑斥力使门槛电压非连续变化。单电子存储器与多控向方式相结合的单元的工作情况已得到确认，当前还有写入电压高等问题，但作为21世纪的非易失性存储器正受到注意。■（绍莹）