近年来，以移动电话手机为首的便携信息处理终端发展迅速，功能日益增多。通过无线接入Internet，便携式信息处理终端用户可以享受到音乐或画面数据之类的信息提供服务。为此，便携信息设备的生产厂家为适应网络文化时代的新需求，不得不扩充RAM的存储容量，并努力实现便携设备的低功耗化。
　　把CPU的数据暂时存储起来的RAM，众所周知，从来都是利用异步低功耗静态的SRAM。但是，SRAM一增加到8Mb以上的大容量，则SRAM芯片的单价十分昂贵，从而就会导致便携设备的成本升高。世界各半导体厂家，都在探讨降低SRAM成本的新方法。
　　日本NEC公司利用0.22μm CMOS工艺，把动态DRAM单元和异步SRAM接口组合，成功地制造出面向便携信息处理终端的16Mb RAM芯片——μPD4616112。本文通过介绍这种新型RAM芯片的产品特点、关键技术，来观察面向便携式设备的RAM技术发展动向。

μPD4616112的产品特点和概况
　　μPD4616112 作为16Mb RAM芯片产品确实具备一些独到的特点：它不需要由外面进行刷新操作（尽管它是利用DRAM存储单元），它和低功耗SRAM之间保持兼容;为了使它能同低功耗SRAM之间进行互相替换，有意安排封装引线端配置使两者通用;通过附加新工作模式控制引出端，在备用时可设定电源关断模式（Power-down Mode），力图实现低功耗化。
　　该16Mb RAM电路采用1Mb×16B结构的低功耗 SRAM兼容RAM，存储单元为DRAM单元，芯片尺寸为21.8mm2，实现了小型化。该电路产品规范如表1所示。
　表1 16Mb RAM产品规范

　　在该16Mb RAM电路里，准备有2种备用模式。通过新增加的模式控制端的信号设定，既可实现通常的保持已有数据的备用模式又可实现根本不保持已有数据的Power-down Mode。在通常的备用状态下，消耗电流为100μA;但是，若用Power-down Mode，则仅消耗10μA，这和低功耗 SRAM抑制功耗的水平相当。在便携式信息设备里，当在不进行键盘操作的备用状态下，往往都不需要保留RAM里的数据，这时通过设定Power-Down Mode，可大幅度节省电力消耗，对于延长蓄电池的供电时间非常有利。
　　该电路采用小型化48引线FBGA封装结构，在系统电路板上占居很小的面积。而且，该芯片上的焊盘设计已考虑到和快闪存储器芯片组合应用，两者可以通过叠层封装形成多芯片封装MCP（Multi Chip Package）结构。

新技术应用
　　1. 芯片小型化技术
　　为了使这种RAM芯片小型化，在芯片布局方面采取了许多措施。例如，把该16Mb RAM划分成多个子系统，包括电源子系统、I/O子系统、地址子系统、控制电路子系统、译码器子系统和存储单元子系统;其中，存储单元划分为左右两大阵列（4096×2048位），分别占据芯片中央两侧;紧靠存储单元的外围是行译码器和列译码器，再在外层的上侧分布有电源、控制电路和I/O各子系统。此外，为使芯片小型化，根据上述基本结构布局开展电源布线和焊盘优化配置。
　　2. 自刷新技术
　　作为DRAM单元，要想能同SRAM存储单元在功能上实现兼容，不仅需要SRAM的异步接口，而且更重要的是解决刷新问题。因为DRAM为了使那些不是频繁地被访问的存储单元的数据也能保存下来，在规定的时间内由输入端输入命令使之进行刷新操作。作为用于刷新操作的输入命令，在一般情况下，执行CBR（/CAS Before/RAS）刷新。当执行CBR刷新命令期间，缺点是不能访问存储单元（读/写）。
　　对于NEC公司开发的新型16Mb RAM，由于当工作或备用状态时能在芯片内进行自刷新，于是不必像以往那样麻烦地再由外部输入刷新命令。无疑，这对用户是很方便的，用这种16Mb RAM可直接替换价格昂贵的Low Power SRAM芯片。关于在芯片内部产生的刷新信号，是通过内置的刷新定时电路和地址计数器电路产生的，这些电路利用分时处理方法，使得芯片工作时能够妥善地进行正常的访问和内部单元的刷新。
　　3. 降低功耗技术
　　在该16Mb RAM里，因为即使是在通常的备用时也和工作时是一样地需要刷新操作，备用时仍要消耗AC电流。特别是位线上的读出放大电路和字线升压用的电源泵电路里，消耗电流占到一半。关于读出放大电路，由于采用位线划分效果，使在每次刷新动作里的位线充放电流削减。
　　在电源泵电路里，试图通过升压电平优化和电流变换效率优化，削减消耗电流，并且通过优化刷新周期，抑制备用态电流。若是刷新定时电路的周期增长，可以减少交流平均电流消耗，可是却有损存储单元的数据保持特性容限。也就是说，通常的备用态电流和数据保持特性容限之间需要权衡，不能硬行削减电流。
　　因此，备用态电流和数据保持特性容限需综合平衡，优化出刷新周期。在该16Mb RAM电路里，通过引信程序（Fuse Program）电路改变刷新周期时间，利用冗余测试（Redundancy Test）实现刷新周期时间优化。
　　在Power-down Mode时，由于不进行刷新，晶体管仅流过关断时的漏电流。通过改进晶体管特性，使漏电流限制在10μA以下，可以实现和以往Low Power SRAM同等的备用态电流。
　　4. 抗噪声技术
　　（1） 电源-地线噪声
　　当采用异步接口时，关于噪声要比以往的SRAM更加需要注意。因为DRAM单元的情况，由于存在电源-地线噪声、输入噪声，即使是字线短时间选择和在读出状态也都能使存储单元的数据被破坏。
　　因为该产品是21.8mm2的很小的芯片，当采用叠片MCP等高密度封装时，键合引线很长，引线电感增加。为了削减引线电感的影响，配置电源电容器，削减峰值直流，增加电源-地线焊盘数量。此外，在写启动、芯片启动等控制信号上设置滤波器，防止引起误动作。
　　（2） 串扰噪声
　　该16Mb RAM里，由于电源子系统发生种种直流电平，将会影响信号线。为此，电源子系统集中配置，电源布线应远离其他信号线，严防产生串扰。实践证明，行之有效。
　　5. 低电压化技术
　　采用低电压供电，同样供应出芯片所需要的电流，芯片功耗可以降低。但是，由于低电压将导致芯片的速度劣化，为此，采用一系列高速化手段：把1个存储单元阵列分成两块，谋求字线选择的快速性;同时将位线也分割，减轻读出放大器的负荷，争取快速读出。
　　在常温条件下，读取时间和电源电压之间的依存关系如下：电源电压为3.5V时，存取时间约为40ns;电源电压下降到3.0V时，存取时间增加到50ns;当电源电压下降到2.6V时，存取时间增加到60ns;当电源下降到2.1V时，存取时间增加到70ns。按照产品规范要求，即使电源电压下降到2.1V时，存取时间仍小于规范要求的80ns。这些实测数据表明，该16Mb RAM芯片是具备足够的余量，确保实用可靠。

小结
　　Internet的普及应用，使便携信息处理终端日益红火，因而便携设备的低功耗化和对大容量RAM需求就迫在眉睫，从而迫使元器件厂家生产大容量、低功耗且低成本的SRAM。
　　在研究与开发适合上述要求的SRAM过程中，NEC公司的与Low Power SRAM兼容的16Mb RAM新产品颖脱而出，采用了将DRAM和SRAM接口组合的新法，并且还要沿着这条道路继续发展下去。这一事实，至少说明NEC此举也不失为一种研究与开发新型RAM器件技术的新方法，值得关注。虽然以DRAM单元置换SRAM单元，似乎异想天开，但是这种μPD61612型16Mb RAM新产品，已经确实能实现目前SRAM产品尚不能实现的目标：大容量、低功耗和低成本。因此，这种以DRAM单元置换SRAM单元方法非常值得关注。

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　 （王耘 编译）