在ASIC中的FPGA核
由于片上系统需要大量的投资，修改设计对很多用户来说超出其能力。验证工具虽然可以及时查出设计的错误，但是概念上的错误，或者改变预想的功能对于已近完成的设计来说可能是颠覆性的。这就促使人们把设计中有争议的模块放入到可编程逻辑中去，并且预留一定的空间用作将来做设计调整。
直到今年，一片独立的可编程芯片仍是解决上述问题的唯一办法。但是现在情况有了改变，历史颇长的FPGA生产商Actel和新的IP生产商Adaptive Silicon涉足了这个领域，这两家公司都提供可嵌入在系统级芯片设计中的用于改变已完成芯片的功能的内核。
Actel的VariCore EPGA(嵌入式FPGA)逻辑模块就是为ASIC和ASSP提供可调整的可再编程特性的FPGA内核，与该公司以往的产品不同。该模块采用0.18微米的CMOS SRAM工艺技术设计，其新的版本将用更先进的工艺（见图１）。
在VariCore EPGA这个新内核中，Actel公司没有使用其现有的以反熔丝为基础的架构，也没有使用其最近才获得的Gatefield技术，而是采用了从最底层一直到嵌入式的片上系统的架构。
根据该公司讲，这个办法带来以下的结果：
＊可提供最小的片上可再编程的片上系统的晶片面积;
＊比标准的FPGA更优秀的性能与晶片面积比;
＊比标准的软件IP更优秀的性能与功耗比。
另外，它适用于标准的设计流程并且得到许多主要的独立晶圆厂商支持，如中国台湾的联电（UMC）和台积电（TSMC），新加坡的特许半导体（Chartered Semiconductor）。
Adaptive Silicon公司的MSA2500可编程逻辑内核是一个基于算术逻辑单元（ALU）架构的多尺度的阵列。根据生产商的说法，这种架构映射数据通道的功能要优于传统的可编程逻辑架构。
基本的架构块是由64个四位ALU组成，称为Hex模块，Hex模块可以按照矩形方式连接，推荐采用4x4的矩阵，容量取决于MSA矩阵的尺寸和要实现的逻辑类型。
对于高阶的算术函数，4x4的矩阵将达到近25000ASIC门的密度，对于随机的逻辑控制函数，密度可以与查找表结构相比，或者约为算术函数密度的一半。
MSA2500技术已制成测试芯片，采用LSI Logic的0.18微米G12工艺生产。测试芯片随后将在TSMC的0.18微米工艺生产。设计许可证以30万美金开始，每年最少大约5万美金，单独用户对软件的可变许可证费用是每年5万美金。
工艺进展
Altera公司将从TSMC的工艺进展中获益，它的Apex EP20K400E器件已经在0.18微米工艺的300毫米晶片的新线上生产。因为生产线的增长，两个公司都希望产量能击败现有的200毫米的线。对于大的芯片，如高端的FPGA，更大晶片的好处应该超过9：4的面积优势，这是靠减少切掉晶片边缘的芯片。
预期在今年，更进一步的方式是全部铜金属层的0.13微米工艺，这个工艺有0.13微米与晶体管尺寸相同的互连间距，将带来更小的芯片和更高的速度。
利用现有的0.18微米APEX PLD，该公司已经成功地用Reed-Solomon IP核实现前向误差校正，速率超过10Gbits/s，或OC192。要知道这是如何进行的请访问http://altera.com/Ipmegastore。
Xilinx已计划在其VirtexII结构中利用这些前沿技术的优势，它包括的特性目的在移去DSP系统中的瓶颈，在单个FPGA中将包含多达192个乘法器和高达3.5Mbits的双口RAM，这在以前是不可能的事情。
VirtexII的乘法器将支持18位带符号或17位不带符号的表示，可以级联来支持更大的数字，取决于比特宽度，它们在完全组合的方式运行在140-250MHz。
设计者可以利用多达192个乘法器实现18x18的乘法累加（MAC）阵列，或者利用乘法器单元作为小的乘法器在单个芯片形成384个MAC，对于VirtexII的信号处理软核的辅助清单与其设计软件可以一起使用。
滤波器产生器、乘法器产生器和参数化MAC都包含在此工具，其它的在1000到1500美元之间。更多信息和下载，请访问http://www.xilinx.com/ipcenter。
复杂PLD
Lattice半导体公司已推出ispLSI2000VE系列，这个3.3V系统内可编程CPLD系列提供从32到192个宏单元等五种规格，最快的器件ispLSI2032VE运行在300MHz的最大工作频率（fmax）和3ns的出腿延时（Tpd）。
可寄存的I/O时序包括2ns的输入到时钟的建立时间和2ns的时钟到输出的延时时间，这说明其比最新的3.3V可竞争的系列快1/3。
这个系列有PLCC、PQFP/TQFP，以及细间距的BGA等封装。全部为3.3V系统内可编程，该公司8.2版本适配器支持这些系列，可以支持所有主要的工具进行设计。大量采购的价格在低于2美元到低于7美元的范围。
带可编程逻辑的硬核
Triscend公司已经扩展了它的基于8051的带E5+Ethernet参考设计的CsoC系列，这把Ethernet的连通性加到微控制器系列，要把它与CS8900A的MAC/PHY和CMX-MicroNet的TCP/IP堆栈组合起来。
Triscend公司的嵌入可编程逻辑称为可配置系统逻辑，利用来实现16位中断驱动接口到CS8900A。公司估计这个两片方案的硬件成本在15美元。访问www.triscend.com可得到其信息。
开发工具
Insight Electronics公司已增加VirtexII开发板到其硬件工具产品中用于Xilinx的FPGA，此板允许设计者验证新的概念、测试接到已有电路或器件的接口、证实一个软IP核或用VirtexII FPGA技术的实验。
基于256球状细间距栅格的封装FG256，板可用XC2V40或XC2V1000，它提供一个为了直接配置的JTAG连接器和XC18V系列的串行系统内编程的PROM。利用板上的100MHz和24MHz振荡器和两个外部时钟输入实现多时钟。
用户可选择的组和参考电压跳线器支持许多系统I/O的标准，可以由用户配置每个I/O组为1.5V、1.8V、2.5V或3.3V的模式，八个I/O组的五个包含VRN和VRP电阻，支持VirtexII的数字可控阻抗，第六组包含两个为了VRN和VRP输入的电位器，在24～525Ω范围给出此I/O组。
XC2V1000版本包含一个16Mx16 DDR存储器，允许DDR接口的探测。两个板包含电源、110V交流到5V的适配器、参考设计、文件和可选的Xilinx软件包。
XC2V40的开发板为２295美元，XC2V1000的开发板为695美元.
访问http://www.insight-electronics.com/solutions/kits/xilinx获得更多的信息。
