一、 高性能电子系统的性能需求
信号处理是信息处理的基础，包括从不同环境中提取信息的各种方法。现代信号处理主要考虑采用数字技术，复杂的高性能数字信号处理系统通常是由执行基本数字信号处理运算的子系统综合而成的。
目前，高性能信号处理系统都是以片上系统为其核心技术来实现的。片上系统不仅具有超高速的计算能力，而且成本大大降低，已具备条件使得高性能的信号处理技术从军事应用转向民用。
高性能信号处理系统为高速、高频、宽带和集成的系统，以数字信号处理为主，包括算法研究、硬件实现和系统应用等方向，涉及通信系统、消费电子和工业控制等多个领域。
目前世界各大公司提供的21世纪的各种概念产品，不论是带Java的个人手机，还是超小型的便携式计算机都具有更高的性能。
以软件无线电为例，它是数字信号处理的引擎，要求：
数字滤波器
前向误差控制（Viterbi，Turbo Codec）
调制制式（QPSK DQPSK π/4DQPSK）
波束形成
通道存取（CDMA， TDMA）
网络接口
为扩展网络容量和服务，要采用更复杂的高性能DSP，包括：
空时编码（space-time Coding）
智能天线阵列（Smart Antenna array）
多用户检测（Multiuser Detection）
长距离衰落通道预测（Long-range fading
channel prediction）
自适应调制（Adaptive modulation）
自适应通道编码（Adaptive channel coding）
无线通信的传输速率要求是：
当前对大的单元系统达到10Kb/s
2G: TDMA 136+Kb/s， CDMA:50-384Kb/s
3G: WCDMA 384Kb/s-2Mb/s
WLAN: IEEE802.11 30Mb/s
二、可配置特性的需求
集成电路自1959年问世以来，在40多年的时间内集成度一直按照摩尔定律每隔两年翻一番高速增长，当前，半导体工艺水平已经达到深亚微米，正在向0.1微米以下发展，DRAM存储器集成度达到吉位（109 ），时钟频率达千兆赫以上，数据传输位数达每秒几十亿次，即所谓的3G时代，21世纪，从intel发表的最新消息来看，集成电路仍将按摩尔定律继续发展，3G时代将进入3T（1012 ）时代，电子系统向片上系统（SoC，即System-on-a-chip）发展，推动通信，网络，电器等应用技术。
但是，在高新技术处于高速发展和变革的同时，必然带来制定相应的技术标准、协议和规范滞后于技术发展的现象，在这种情况下，发展标准SoC的同时，可配置片上系统CSoC，即Configurable System-on-a-Chip，格外受到青睐。
例如：未来宽带接入和多业务接入将是网络市场增长速度最快的领域，带宽成为技术和市场发展的主要驱动力，这就要求器件能够支持多I/O标准转换和适应通信标准的不断更新的要求，CSoC产品不仅可以缩短投入市场的时间，其可再配置的灵活性能够高速转换多种I/O标准的接口，产品投产后，即使接口标准改变也能够方便地进行更改。
半导体工艺向深亚微米发展的同时，掩膜的费用也变得越发昂贵，可编程的再配置能力使设计者可以在单个掩膜上定义多个ASSP（专用标准产品），既满足用户的不同需求，又节省了投资。
随着半导体工艺的线宽不断缩小，器件的引脚不断增加，芯片从受限于内核的逻辑变成受限于引脚的焊盘。ASIC器件的内核有空间来放置可编程逻辑的IP核，因此，以前是在FPGA中实现ASIC，现在是ASIC中嵌入FPGA，系统和逻辑设计将逐步转移到可以通过可编程逻辑进行配置的可编程专用标准器件。可编程逻辑已向ASIC、微控制器、SoC和ASSP甚至所有IC扩充，可配置（或可编程）ASSP有成为主流产品的趋势。表1给出四种可配置ASSP的有关产品。
CSoC与Platform-based SoC是目前实现片上系统的主要方法。基于平台SoC和可配置SoC都集成有各种IP核。所谓核，是指预定义的经过验证的系统级功能模块，由供应商提供的保留知识产权的核称为IP核。因此开发带有自主知识产权的IP核就十分重要。
IP核有三种：软核（Sofe Core）、固核（Firm Core）和硬核（Hard Core），它们分别在数字系统的行为级、结构级和物理级三个设计域上完成的。其中硬核是基于工艺的物理域设计的，与工艺相关，并经工艺验证，使用价值最高。
三、平台级FPGA的特点和应用
现场可编程门阵列（FPGA）在经历第一代实现粘合逻辑和第二代实现系统级宏单元之后，进入CSoC的平台级FPGA（Platform FPGA）。
表2列出了发明FPGA的Xilinx 公司三代FPGA的特性比较。
采用0.1微米六层铜金属连线，1000万系统门的FPGA-VirtexII的出现，使FPGA的发明者Xilinx可以与处理器、EDA和DSP工具等巨头公司合作，提供了基于FPGA平台的CSoC开发平台。平台级FPGA集成了各种IP的软核和硬核，结构的可编程特性减少系统开发时间，单个平台FPGA就能对多种应用进行集成。Xilinx的FPGA平台包括：
Empower 处理器方案——提供IBM PowerPC 405处理器硬核;
XtremeDSP方案——支持超过每秒6000亿次的乘法累加运算，实现各种高性能的数字信号处理，并提供基于MatLab软件包的设计环境加快DSP的开发;
SystemI/O接口——此类接口不仅适应各种新涌现的接口标准，并支持快速存储器、时钟和背板等接口标准，也提供网络和通信系统的高带宽接口。
另外，为适应CSoC器件的特点，利用ChipScope ILA可以将数字逻辑分析仪配置到器件内部，从而实现对片内电路的调试和诊断。
VirtexII在提供FPGA平台能力的同时，确立和提供了一系列新的性能标准。
1. IP植入结构（IP-Immersion）：植入结构可以将IP硬核和众多的IP软核集成到器件的芯片内，基于IP核的复杂设计可以充分利用器件提供的丰富的布线资源，片内存储器和嵌入式乘法器。
2. 数字时钟管理器：器件提供多达12个数字时钟管理器（DCM）电路，每个DCM都具有相位和频率的综合能力，能满足具有多个时钟，对时序有严格要求的系统级设计。
DCM电路的零延时时钟缓冲可以保证生成正负周期各50%精确占空比的时钟信号，对双数据率（Double Data Rate）的应用非常理想;对相位的精确控制可以达到1%时钟周期的精度，可以满足时间微调应用的要求，对建立和保证时间的校准十分有用;可以产生1MHz至420MHz的精确频率，支持E1/T1转换和视频同步的应用;最先在FPGA中实现电磁兼容的EMIControl技术，是利用数字扩频技术（DSS）通过扩展输出时钟频率的频谱来降低电磁干扰，因此可以减少在电磁屏蔽上的投资。
DCM电路以极大的灵活性实现片内和片外的系统时钟的同步，它支持400MHz以上的时钟信号输出，因而可以满足最先进的总线接口标准，如RapidIO和SPI-4，DCM电路的数字化使其可以不受系统温度和电压变化的影响。
数字时钟管理还包括提供16个内置的低失真的时钟分配网络，以支持复杂系统设计对多时钟和多相位的要求，避免复杂的时钟分配树的分析和简化系统设计的进程。
3. 最高的存储器逻辑资源比例：Virtex器件的高密度片内存储器资源可以提供快速的高资源利用率的FIFO缓冲器，移位寄存器和RAM，因而增大系统的总体带宽。IP植入结构中增强的SelectRAM类型包括分布RAM、块RAM和高速片外RAM接口，对于带宽要求高的系统提供了基于存储器的数据通道结构，它提供的存储器逻辑资源比例是FPGA中最高的，片内块RAM资源可以达到3.5Mbit，以及提供超过400Mbps的DDR/QDR存储器接口的性能。
4. XtremeDSP的性能：通过嵌入式乘法器、扩充的存储器和增强算法功能，Virtex的DSP性能可以达到每秒超过6000亿次的乘法累加运算。每个器件最多可有192个18x18的乘法器，支持18位带符号和17位不带符号数的乘法运算，并可以级联支持更大的数字，根据数位宽度的不同，完全组合式乘法器的运算速度在140-250MHz之间，可以利用VirtexII器件实现许多新型宽带系统中的DSP关键单元，如<1usec的1024点FFT，超高速动态滤波器，3G透平编码器，分离接收机和扩频等高性能的应用。
5. SystemIO接口技术：SystemIO技术完全能满足高性能设计中系统级连接的各种要求。系统级接口包括提供大带宽需要的物理层接口和协议。Virtex器件采用SelectI/O-Ultra模块来提供快速灵活的电气接口，每个用户引腿都可以独立配置成19种I/O信号标准或六种差分I/O标准中的一个，这些标准包括LVDS 、SSTL、 HSTLII 和GTL+等，利用专用双数据率寄存器，SelectI/O-Ultra技术可以提供840Mbps的LVDS性能。
利用基于Conexant公司的Skyrail和RocketChips 千兆I/O技术，可以实现千兆串行接口。
6. XCITE数字控制阻抗匹配技术：XCITE技术可以动态地消除由于工艺、温度和电压等波动所引起的驱动能力的变化。这一技术利用两个高精度的外部电阻从内部实现上百个I/O引腿的等效输入和输出阻抗的匹配。当系统时钟频率越来越高时，为保证最佳的系统性能，对信号的完整性提出高的要求，所有被用户设置为19种单端接口标准之一的引腿都可采用XCITE，以保证满足信号完整性的要求，而减少匹配电阻的数目，不仅使电路板布局复杂性降低，节省系统的成本，而且提高了系统的可靠性。
7.设计保密性加强：利用安全三次数字加密标准（DES）对位流文件进行加密，使VirtexII器件具有更好的设计保密性，密钥是通过IEEE 119.1JTAG接口提供，存储在芯片内部，由电池供电或其它持续电源供电。加密后的位流文件通过专门进行解密的特殊密钥模块加载到FPGA器件中。这种加密方法提供高度的设计保密性，避免设计被仿制和窃用，也为IP供应商提供崭新的业务模式。
如图1所示，通用DSP器件和FPGA器件实现DSP是不同的。对于通用DSP器件256次的乘法累加是由程序按指令循环地实现的，而FPGA实现DSP时，利用FPGA丰富的逻辑资源，按流水和并行处理的方式完全用硬件来实现的，资源越丰富，并行处理的程度越高，处理速度也越快。此外，适合查找表结构的“分布算法”将矢量的乘法分布到新的计算模式，可以预先计算结果，并存储在查找表实现的RAM中，使算法的处理速度大大提高。
VirtexII器件由一系列高级设计工具提供支持,软件System Generator与The MathWorks公司的MATLAB及Simulink等工具相结合，为系统设计人员和DSP设计人员提供功能强大并为其熟悉的设计封装使用工具，利用这些设计工具和FPGA的智能IP核库,可以加速整个设计过程。
所以第三代的FPGA平台可以满足在集成高性能数字系统时对性能和可再配置等特性的需求，提供了极强的设计平台，开创了电子技术一个崭新的未来。
