摘要：使用一种物理模型可以解决由淀积、刻蚀、CMP、电镀和先前的拓扑结构变化引起的互连厚度变化等越来越复杂的问题。

　　在130nm工艺节点采用铜互连技术，其良导体的优势被柔性材料的平坦化挑战所削弱。减少图形相关的铜和氧化层厚度的变化对于满足日益严格的电性能要求十分关键。生产厂家和设备供应商的反应是采用多步抛光工艺、选择研磨料和高级虚拟填充/开槽技术，减少厚度的变化。同时，随着线宽变窄，新的工艺节点会带来其它变化的挑战，这就需要附加额外的金属层，厚度计量设备也必须做出让步。
　　了解最新工艺节点的互连厚度变化有很多好处：便于进行工艺优化，改进消耗品的选择，改进虚拟填充/开槽算法，缩小向设计人员提供的数值限制范围。按照传统惯例，这些工作要通过一组（或几组）测试或对晶圆进行特性表征来实现。在每个节点，完成这些工作所用的资源（人、资金和时间）随节点的变化呈指数增加，但对这些供选择的新方法的探索的需求也在不断增加。
　　我们提出了一种新型互连厚度的物理模拟方法以解决这些问题。这种方法通过把淀积、抛光以及消耗品的物理特性与晶圆的表征数据相结合，对工艺进行特性表征。完成表征之后，便可以采用这一“虚拟工艺”对任意设计或测试晶圆的制作厚度进行快速、准确的预测，使制造商在几小时内全面实现以上所述优势，而不像从前那样需要几周的时间。

　　生产上的挑战
　　在向新的工艺节点过渡时，制造商已在部分前道工艺中取得了进步，尽量减少铜互连厚度的变化。其中包括多步抛光、新型浆料和衬垫、低压抛光、自动端点检测等。尽管有明显的改进，互连变化产生的问题仍在不断增多。
　　主要原因之一是每采用一种新的工艺节点，互连断面的尺寸都会减小。从90nm到65nm，相同线长的互连断面面积缩小了50%，而电阻值上升了100%。互连断面面积的缩小同样会影响工艺引起的厚度变化和宽度变化。例如，当绝对厚度变化保持不变时，采用嵌入式工艺，90nm的最小特征厚度变化为15%，而同样情况下65nm的最小特征厚度变化为20%。
　　每种新制造工艺的改进都会对制订该工艺的成功标准，尤其是如何衡量工艺的成功或失败，提出挑战。可以采用三种不同类型的测量工具，对当前典型的铜互连技术的三个不同的参数进行特性表征：铜厚度（如MetaPULSE）;表面高度，如形成凹面和腐蚀（如高分辨率表面光度仪[HRP]）;以及介质厚度（如UV-1280）。这些测量工具广泛应用于开发和制造中。
　　在测量亚微米特征时，每一种非破坏性工具（如，探针尖的尺寸或曲率半径） 都会受到限制。测量工具越精确，如SEM和聚集离子束（FIB）系统，花费的时间就越多，从而使工艺成本大大增加。SEM利用电子显示出介质和铜的放大图像（图1），同样地，FIB使用精细的聚焦离子溅射或切割材料，显示出侧壁图像。SEM和FIB能够满足必要的精度要求（图像分辨率~5 nm），但与光技术相比具有破坏性，耗时更多，且价格昂贵。
　　即使掌握了以上所有和测量方法和资源，判断测量位置仍然十分困难。因此，尽管大多数有意思的变化均发生在晶圆中，但是几乎所有测量都在晶圆分割线上进行。许多工艺改进不能够实行是由于没有足够的时间和资源对其进行检验。
　　也许检验工艺改进的重要因素是其快速寻找选择方法的能力。要对许多变化进行测试才能获得最佳选择方法。即使最有经验的工艺工程师也没有足够的时间预测结果并定义和进行实验，以对这些结果进行测试。此外，还要在测试晶圆上及多种产品晶圆上对测试结果进行物理论证。

　　互连变化产生的根源
　　对于工艺工程师来说，最令人头疼的问题是“制作会出现什么样的变化？”而更棘手的问题是对系统变化和随机变化进行量化比较。假如能够找到后一个问题的答案，这个另人费解的谜团就成为变化发生的根源。这种变化是出现在芯片中，晶圆中，不同晶圆之间，不同批次之间，还是不同加工车间之间？变化的根源是由光刻、电镀、CMP还是刻蚀引起的？目前对于这些问题的答案还十分令人沮丧，对未来的工艺来说也是一件让人头疼的事。反复的生产试验会带来一定的损失。
　　芯片设计者和制造商采用虚拟填充和线槽技术，形成均匀的互连外形图，从理论上减小了外形的变化（从而减小了互连的电性能变化）。制定了虚拟填充和开槽的设计规则，明确了填充特性和填充位置。与前面所述的原因相同，虚拟填充对互连拓扑结构的作用很难测量，而其对延迟和串扰的最终影响更难以量化。目前，对每种新工艺节点来说，为减小厚度变化所制定的设计规则（通常包括密度、线宽和线间宽度）存在更多的问题。应寻找一种设计规则之外的更精确的方法。
　　在芯片上设计的晶体管和栅数量的增加，相应增加了器件的连接要求。这就使90nm节点的互连层数增加到8-10层，而且还会不断增加。因为每个连续的金属（和通孔）层都是下一层的起始层（图2），因此，这些层增添了额外的复杂性。甚至铜之前的层（STI和W）也必须加以考虑，因为它们是铜层的最初结构。

　　最新进步
　　为了解决的不断增加的淀积和抛光步骤复杂性所带来的问题，对互连制造工艺进行模拟无疑十分必要。目前正在使用几种不同的方法解决这些难题（图3）。通常，工艺模拟小组将一定数量的测试晶圆的经验数据收集起来，建立一种方程模型。由于要根据大量的变量才能捕获到特性，且变量之间的相互作用不断复杂，因此这种技术的可测量性受到了限制。
　　另一种方法是建立电镀和CMP工艺的物理模型。虽然纯物理模型极其精确，但其复杂程度超出了现有的计算能力。目前把互连制造的变化传递给设计者最常用的方法，就是为某种工艺建立一系列的设计规范。新的设计要受这些规范的限制（通常包括局部密度或线宽限制）。设计规范还包括重要的数值限制范围（最佳和最差厚度），从而保持它们的通用性，但可能给潜在的电性能带来明显的损失，与/或增加功耗。

　　物理模型
　　最新开发的物理模型技术具有非常好的前景。这种方法可以对专门的制作工艺进行特性表征，并精确预测芯片上任何网格或区域的铜和氧化层的厚度。该技术有效利用外形结构与淀积和抛光特性的紧密关系，从而检测互连凹面和腐蚀缺陷。这种方法是把物理模型与适用的经验结果相结合而实现的。
　　这种方法的优势是，为进行某种工艺（如ECD和CMP），一旦采用测试晶圆的测量结果对模型进行校准，还可以应用于其它产品设计，从而实现全芯片厚度的预测。这种模型以Preston方程和接触磨损机理为基础，把材料去除速率与压力、速度和外形因数联系在一起。通过对芯片的外形及其对厚度变化工艺的后续影响进行说明，可以使用该模型对任意设计的厚度变化进行预测。
　　这种方法包括两个步骤：校准和预测（图4）。在校准步骤，根据测试晶圆的ECD和CMP工艺中获取的厚度测量数据及其几何外形数据，对模型进行校准。模型校准之后，就建立了“ECD/CMP虚拟制作工艺（VMP）库”，而后可用于预测步骤中。在这一步，使用VMP库，结合产品设计的几何外形，可对整个芯片的厚度变化进行预测。然后进行拓扑结构分析，例如确定成品芯片外形的至高和至低点，并选择它们作为测量点。
　　集成和工艺工程师遇到的关键问题是互连模型的精确性。物理模拟方法已成功地应用于多种90nm产品设计，其精度>;90%。精度是指90%的变化（例如3000佅?上的200伒谋浠３衷?0佒冢皇侵?0%的总厚度。

　　应用
　　物理模拟方法具有广泛的应用领域，在本文中不便一一列举。我们对两种专门的应用进行了详细论述，但还应包括下列可能的应用：
　　● 一种向设计者传递互连厚度的新方法，可获得实际的电阻和电容值，而不是极度保守的数值限制范围的技术文档。
　　● 工艺优化。
　　● 设计筛选。
　　● 允许出现科学设计规范的特例。

　　虚拟填充优化
　　如前所述，通过对多种布局的实际设计，然后对晶圆进行加工和测量，对不同类型的虚拟填充对不同产品设计的效果进行特性表征，从而实现虚拟填充的优化战略极其困难，且花费昂贵。
　　这种基于模型的方法使工程师通过对每种虚拟填充厚度图型的模拟，而不必对晶圆进行实际加工，就可以对各种虚拟特征（如形状、尺寸和数量）进行检测。一个测试实例（图5）表示了不同厚度分布的基本工艺和优化工艺的厚度变化图。毫无疑问，采用虚拟填充方法可对拓扑图形进行精确的预测，帮助我们对改进良率和电路性能做出正确的判断。这一实例表明了这种铜的变化性综合管理方法具有光明的前景，及其对优化性能和减小功率的影响。
　　现已出现基于拓扑结构（或更典型的，例如用密度代替拓扑结构）的“智能”（相对于纯粹由规则决定的）虚拟填充方法。有些“智能”虚拟填充设计还把电容的影响考虑在内。最先进的智能虚拟填充方法包括：
　　1. 算法数组（虚拟形状、尺寸和间距、对称与不对称结构、可变缓冲间距）。
　　2. 实际互连厚度（密度模型、经验模型、物理模型）的更精确预测。
　　3. 考虑电容对设计的影响（一次方程，2-D/3-D求取）。

　　消耗品的优化/成本的降低
　　CMP步骤在生产工艺中的成本占第二位（90nm占21%），其中消耗品的成本占CMP成本的80%。每个工艺工程师必须回答的重要问题是：“应该使用多高质量的消耗品？”当前回答这一问题的唯一方法只能是采用两种不同批次的消耗品对一套测试晶圆进行试验，并对结果进行测量。我们已经知道到测量工艺十分困难。当然，还要通过额外的生产和计量步骤，对每批消耗品不同的最佳淀积和抛光时间进行论证。毫无疑问，严格选择消耗品的可行性方法还存在许多问题。
　　回答这一问题最好的方法是采用虚拟制造技术。由于精确性非常重要，物理模型是极好的选择。我们虚拟制造了两批选择性消耗品（虚拟制造工艺[VRP] A和B）并把它们与工艺记录（POR）进行比较，这种工艺只需花费数小时，而采用传统方法需要花费几周或几个月的时间。只要参考这些芯片的设计文档就可以对一系列产品类型进行分析。

　　总结
　　对于一种能够精确、稳定地表现互连制造变化的模型的需求变得越来越迫切。反复试验所需要的资源和时间阻挠了工艺工程师们为优化不断复杂的工艺寻找可供选择的方法的步伐。一种新型物理模拟技术为我们带来一线希望。工艺工程师们可以虚拟制造各类测试和成品芯片来探索广泛的制造应用，并为制造过程中的把信息传递给设计小组提供了新的典范。