当传统的平面晶体管开始达到它们等比缩小的极限时，人们开始对短沟道效应和过多的漏泄电流等问题感到烦恼不已。因此，行业现在正期待新的三维（3D）晶体管的设计，即用栅包围源/漏区。因为栅基本上保持独立，所以这样不但可以更好地控制晶体管，而且可以避开光刻技术带来的限制。这些“3D”晶体管有诸多不同的名字，包括三栅FET和欧米伽栅FET等，但是最常见的设计是鳍式FET（因为这个栅像鲨鱼的鳍）。例如，最近Infineon Technologies AG的科学家们利用鳍式FET制作了世界上最小的非易失性快闪存储单元。这种栅尺寸仅为20nm的新型存储单元可能会在几年之内制造出32 Gb容量的非易失性存储芯片。那将是当前市场上可得到的存储芯片容量的8倍。
迄今为止所报道的3D晶体管主要都是多边栅晶体管，并且这种晶体管仍是一个三端器件（栅、源和漏）。由Freescale倡导的一些新设计，实际上就是把栅分成两个或三个独立栅，制作成一个四端或五端器件和一个真正的多重独立栅极场效应晶体管（MIGFET，Multi-independent Gate FET）。MIGFET可利用传统的CMOS工艺技术制作，但是实际操作时需要利用其他的性能在设计上进行一些改变。图1显示的是横跨独立栅的长为40nm的鳍。
最近，在日本的VLSI技术会议上，Freescale报道了三个不同领域里的其他一些进展。首次制作出了具有两个能够产生强电流驱动的独立栅的多鳍式MIGFET器件，并作为一个射频混频器对外展示。另外，首次制作出了具有三个独立栅的MOSFET;这些器件可以用于单晶体管存储器中。 最后，MIGFET用于表征单电极和独立栅模式的双栅器件的温度效应。在与Florida大学的合作中，Freescale制造出了行业第一个双栅晶体管模型。
如Freescale的Leo Mathews所说：“我们能够很好地模拟这些器件，并制成精简模型以便设计者能够利用它们。现在我们也已经制作出了不止一个原型，这样我们通过这些带有一些设计变化的器件能够获得我们需要的任意电流，并且可以看到这些器件不仅能用作射频混频器，还可以用作单晶体管DRAM存储单元。通常，DRAM存储单元有一个晶体管和一个电容器，这就允许我们把通常用于密集CMOS的单晶体管也开始用于存储器。”在另一个应用方面，研究人员展示了用于补偿温度的第二个栅。
MIGFET工艺首先在100nm 的SOI晶圆上开始。在壁厚约40nm高150nm的薄硅沟道区内涂一层50nm厚的氮化物。在这些鳍上热生长一层20 的栅氧化物。在高高的氮化硅鳍上形成多晶硅栅。利用一种新颖的、无掩膜和自对准的工艺流程在多个源/漏结构的任意一边形成栅。在这个薄硅鳍的两边形成了多重栅区（图2）。
在栅区周围形成的spacer是用来防止硅鳍被硅化的。在源、漏和栅区上形成硅化钴。如图1所示，通过有效地利用覆盖在鳍上的高高的氮化物，在鳍附近的独立栅区上也形成了硅化物。以前，氮化物下面带有凹槽的硅区是用来防止硅化期间的短路。在此工艺流程中，硅上没有凹槽，且硅化钴的形成不会使硅通道区发生短路。在鳍的每边上形成的多重80nm隔离栅，在独立的接触区里被连接在一起。利用铜后道工艺连接两个栅、源和漏。
