据Reed Electronics消息，EDA工具提供商Cadence及良率管理软件供应商PDF4月26日宣布就“可制造性设计”（DFM）领域达成合作，以提高集成电路的可制造性，良率以及可靠性。

“随着工艺结点进入65纳米，生产高量率和高可靠性的IC已经不能单独通过制造商或者设计商来完成。”Cadence总裁兼CEO Mike Fister说，“Cadence和PDF分别作为设计和良率管理领域的领先供应商，我们的合作将开发DFM架构的新的路线图，提供给客户提高制造性，提升良率和可靠性的最强有力的工具，以便于他们开发最前沿的IC 技术。”

双方认为，为有效的提升IC良率和可靠性，必须在从设计到制造的每个环节上对量率进行考虑。Cadence和PDF和联合解决方案将提供大范围的产品来帮助其客户理解、管理和提高他们的制造良率。

这些产品将涉及“为测试而设计”（DFT），数字设计以及模拟/混合信号设计等。

相关链接（英文）：
http://www.reed-electronics.com/semiconductor/article/CA6328318?spacedesc=news