; ; ; ; ; ;
 ; ; ; ; ; ; ; 正如国际光学工程学会(SPIE)会议微电子制造的设计与工艺集成分议程中发表的44篇论文所证明的，可制造性设计（DFM）不再仅仅是一句妙语， 而是一个对于产业来说存在的、有生命力的方法论。但是对于DFM很难给出一个全面的定义。有人主要从版图修正提供亚分辨率光刻技术的角度来定义可制造性设计，实际上它应该适用更广泛的定义。
　　在SPIE会议上，IBM 的Lars Liebmann 和合作者指出：“DFM意味着统一地描述芯片设计中的规则、工具和方法，从而更好地控制集成电路向物理晶圆的复制，通过促进良率高效率低成本快速提升、可预测的制造过程、具有竞争力的设计，使得从设计到晶圆整个流程的收益最大化，他们进一步阐述：以光刻/分辨率增强技术（RET）为核心的DFM应该与以良率/工艺为核心的DFM相结合(它们可能具有不同的优化目标)， 形成一个完整的DFM强化的从设计到晶圆的流程。以良率/工艺为要核心的DFM包括设计规则的修改以改进版图的稳定性，避免随机工艺缺陷对于良率的限制。这些都是最关键的基于面积的方法，通过DFM方法排除系统性的良率问题。

 ; ; ; ; ; 受单元的限制,一个高性能的单元可能良率低,而一个良率高的单元可能速度慢,面积更大或更耗点

　　SPIE上的另外一篇文章中，Cadence公司的Louis Scheffer提出，与以往把目标放在缩小芯片面积上不同的是，CAD工具应该尽量地使良率最大化，并且使制造变得容易。Scheffer指出DFM最关注的有四点：点缺陷密度、通孔的良率、光刻的工艺窗口以及单元的良率。在点缺陷的情况下，不同宽度和间距受点缺陷影响的可能性就不同。对于通孔来说，金属末端与通孔的距离以及金属端头的数量都会很大程度地影响到通孔的良率。受单元的限制，一个高性能的单元可能良率低，而一个良率高的单元可能速度慢，面积更大或者更耗电。在光刻工艺窗口里，一些相邻几何图形的合并总是会使光刻更容易。
　　富有挑战性的是这些优化会相互作用。Scheffer 举了一个例子： 增加通孔周边的金属重叠量会影响金属线条的宽度和间距。这对于随机缺陷的良率会有负面影响， 但却可能改善或者恶化光刻的良率。Candence发展了一种算法，通过这种算法生产数据能以特定的方式表示出来，从而设计工具能够综合处理这些相互作用。
　　作为DFM的一种途径，英飞凌的Thomas Roessler和J歳g Thiele检查产品版图的几何结构-晶圆上图形的结构完整性。这些工程师主张，通过对于产品版图的完整几何分析，获得单点工艺窗口，CD控制，或者光学移近修正（OPC）模型的精度的几何相关信息，能够为产品版图和生产过程两个方面的系统改善提供有价值的信息，
　　SPIE上发表的几篇文章集中于讨论OPC最佳配置的方法，以补偿为提高分辨率而带来的CD变化以及图形失真。OPC用来补偿由于移近效应而引入的不希望得到的版图变形。设计优化以及工艺波动建模的传统方法建立在最差的情况上（corner情况），这会导致非常差的模拟结果，使得实现设计目标变得非常困难。
　　针对这个问题，AMD公司的Luigi Capodieci与密歇根大学的Jie Yang和Dennis Sylvester一起发展了从已经布局布线的完整芯片版图中提取剩余OPC错误的方法，这使得实际的CD值（校准到晶圆上）用于时序分析。一个自动化的设计流程包括：标注关键的栅极、对经过OPC修正的版图进行反标以及对整个电路网表的选择性提取。相比之下，硅基时序分析的差别是，它会带来大量号通路的重新排列，以及最差情况下大约36%的时间裕量的增加。
　　这些工程师认为这种方法可以被用作DFM工具模板。通过把设计意图传递给工艺/OPC工程师，根据管子的功能，比如重要的管子以及匹配管，选择性的OPC修正可以用来改进CD波动控制。此外，反标的工艺数据可以用于电路设计验证和优化的早期阶段。
　　最后，来自Telos Venture Partners、Photronics、Cypress Semiconductor和HPL Technologies的小组研究了DFM的基本结构，提出了"Think SPICE again!"的方法论。按照这种方法，DFM的模型表达由设备供应商和良率管理机构来提供，而用于设计的模型，其实际内容由制造来提供。用于设计的模型描述的是行为，不是制造中实际要测量什么。当得到这个模型并组合好后，就产生了自动化设计的方案：设计者在制造开始之前就可以对电路进行提取，分析，仿真和优化。