Tensilica（泰思立达）公司宣布，意法半导体公司(ST)采用Tensilica的Xtensa V 可配置处理器内核的芯片在90纳米的工艺下的第一次流片的成功证明了Tensilica公司的这款可配置处理器内核可以达到500 MHz的时钟速率。意法半导体公司即将在几个月后进行第二次设计流片，该设计将使用Tensilica公司的Xtensa LX处理器内核，在90纳米的工艺下其仿真速度最快将可以达到700 MHz。因此，Tensilica公司的Xtensa LX处理器内核也将成为工业界最快的可综合的、且可配置的处理器内核。

　　ST公司配置Tensilica的Xtensa V处理器内核将用于典型的网络多核应用，并利用专门的32k-byte cache设计和先进的物理综合技术在90纳米的工艺下进行优化。其流片出来的芯片在0.9V电压下操作频率可以达到500 MHz，同时保证了相当低的功耗，只有0.16 mW/MHz.

       这些结果使Tensilica的Xtensa LX和Xtensa V处理器内核无论是在传统的CPU控制中应用，还是作用于高速应用的加速--例如作为RTL（寄存器传输级）模块设计的替代选择，都具有无可比拟的吸引力。Tensilica的Xtensa可配置处理器内核除了作为完全可编程的32位处理器以外，还可以使整个系统的设计更快，它能够自动验证，并且它的结构保证了其正确性。设计者可以在Tensilica公司的XPRESÔ编译器上运行已有的C/C++算法来自动的在一个小时内对Xtensa LX处理器内核进行定制，而一个典型的RTL的设计周期一般需要6到9个月的设计投入。