（罗亩按：这也许是AVR最精彩的地方，采用Harvard架构大大提升了程序执行的速度。）
该部分对指令执行的一般访问时序作了讲解。AVR CPU由CPU时钟clkCPU驱动，clkCPU直接由为芯片所选的时钟源产生。片内没有使用时钟分频电路。

图6所示为并行的指令读取和指令执行，源于Harvard架构和快速访问寄存器堆的概念。这是基本的流水操作的概念，最高可以获得1MIPS/MHz （每兆Hz每秒百万条指令）的执行速度，相应的可以实现单位成本、单位时钟和单位功率功能的最优化。

图6. 并行的指令读取和指令执行

图7所示为寄存器堆的中断时序概念。在一个单时钟周期内，一条使用两个寄存器操作数的ALU运算被执行，并将结果存回目标寄存器

图7. 单周期ALU运算