内容导读：

　　摘要
　　两个栅，等于两倍的驱动电流，更快的开关速率，这听起来难道不是晶体管制造的革命吗？
　　两个栅比一个栅好，至少当它用于晶体管并在其欠缺驱动电流的时候。如果你想突然地对晶体管进行开与关，用双栅晶体管可以最好地完成这种转换。两个栅提供更大的沟道电荷控制能力，从而产生更快的驱动电流并减小短沟道效应。

　　然而，达到这种性能是要付出代价的。这种三维空间结构的革新在设计及制造方面比这些年来工业上制造的积体平面晶体管要困难得多。从刻出环绕鳍拐角的沟道的图形开始，工程师们必须找到创造性的解决方案使双栅在制造工厂里变成现实。这种技术并未预期在45nm器件的技术节点前使用。
　　“如果你回顾一些第一代肖特基器件并着眼于它们的专利，你会发现它们在结构上被圆桶形的材料包住，理想的器件天然是三维的，因为它们能提供更好的器件特性，”Applied Materials(Santa Clara, Calif.)公司前端产品组的技术主任Gregg Higashi说：“但因为这在可加工的结构上不可能实现，它发展成为平面CMOS结构，并在这些年不断推动这个行业向前发展。”
　　工艺可行性、可升级性及成本效率驾驭着制造业的决策。“今天真正能使器件进入制造的条件是它必须具有成本效率。”Sematech(Austin, Texas) 公司前端工艺副主任Larry Larson说，“我们可以看到行业上存在这种分歧：许多公司极力争取延长他们已建立的标准平面CMOS 技术;而其它的公司则努力通过非传统CMOS解决方案尽可能快地获取更出色的性能。存在的大问题是：针对他们的产品策略，是否还有成本效率？”
　　非传统CMOS解决方案包括设计新的结构以解决平面积体CMOS器件的局限性。这些结构包括绝缘硅(SOI)超薄体(UTB) 场效应晶体管(FET)，源/漏（S/D）工程场效应管和多栅场效应管。图1展示了一些最有前景的多栅器件设计。在三栅设计中，一共有三个栅，如鳍形场效应晶体管，两边各有一个栅，另外一个在顶部。
　　在数字器件中，这些途径有助于控制漏电流和短沟道效应;减少电源的同时增加饱和电流;并有助于控制单芯片及芯片与芯片之间的器件参数（阈电压、漏电流等）。对在模拟/混合信号和射频（RF）上的应用，额外的挑战包括维持线性、低噪声系数、附加功率效率及晶体管的匹配。
　　多栅器件，比如鳍形场效应管（finFET），有着出色的静电完整性(EI)及沟道控制能力。Sematech公司的资深人士Zeitzoff解释说：“人们通常所说的EI，理想而言，是指用栅上的电压和电荷来控制晶体管沟道中的电荷。本质上，EI是表征接近这个目标的程度。在短沟道器件中，你不得不做许多事情使EI足够接近理想值，从而使一个可工作的器件具备良好的短沟道效应控制能力。”在双栅场效应管(DG FET)中，所谓的底栅掩蔽了源和漏中的电荷使之不能进入沟道。栅围绕沟道的长度越长，掩蔽效果越好。
　　除了非传统CMOS结构之外，其它提升性能的方案，如应力硅，也可能被应用于标准平面或非传统构架中。Roadmap宣称：“对一个特定技术性能的提升，在没有尝试精确预测其介入技术节点的情况下，下面的顺序是假定的引入它们的先后次序：
　　● 应变SOI沟道
　　● 超薄体单栅场效应管
　　● 金属栅极和高k电介质
　　● 超薄体双栅场效应管
　　● 金属源/漏结
　　● 弹道或类弹道传输
　　虽然探讨所有这些选项超出了本文的范围，但值得一提的是DG FET只是改进EI和短沟道效应的方法之一。并且鉴于一个公司是否在生产高性能、LOP(低运转功率)或是LSTP (低待命功率)器件，相应采用新结构和新材料的驱动器及时钟线是不同的。例如，就积体器件而言，高性能器件在65nm技术节点时的EI将变得不能容忍,尽管65nm节点是LOP和LSTP器件的临界接合点(图2)。改用DG FET则极大的改善了所有器件的EI直到22nm的技术节点。
　　毫无意外，第一代DG FET非常类似平面MOS 晶体管，仅在硅沟道下面多了第二个栅。制造这种结构面临的挑战是需要把栅埋起来，并且和顶部的栅对准。“如果双栅没有在栅长的四分之一之内对准，那么性能将下降20%。”Freescale Semiconductor(Austin, Texas)公司的技术人员 Marius Orlowski 说。

　　巧妙设计FET
　　finFET也许是所有双栅设计中最有可能在工艺上实现的设计，如此得名是因为它又高又薄的沟道类似鲨鱼的鳍。如 Orlowski 所说：“由于栅是围绕着鳍的，因此它是自对准的。当使用传统的SOI硅片，在裁出鳍的同时也用常规的方法定义了栅，主要的不同是现在的栅是包着鳍的三维结构。”
　　除了这些非常重要的工艺性质，finFET也被认为是可按比例缩小的设计。“在电介质和硅的厚度的相同的条件下，finFET晶体管具有最佳的按比例缩小性能。它与部分耗尽SOI，全耗尽SOI和积体硅兼容。它给你带来了很多好处，因为它的亚阈值摆幅几乎是完美的，这意味着对于相同的阈电压，能得到更低的漏电流和更高的驱动电流，”Orlowski说，“因此缓解了对栅电介质的要求，使高k电介质的引入可延迟至少一代。”
　　DG FET的另一个优势是它具有选择金属栅的功函数来调节器件阈电压的能力。Zeitzoff说,因为不再通过重掺杂来调节阈电压，沟道中掺杂可变得很轻，它使器件的迁移率加强，驱动电流更好。使用金属栅来调节阈电压解决了另外一个问题，因为高度缩小的MOSFET器件沟道中的掺杂原子变少了，这些原子数目随机变化的百分比变大，导致阈电压会有更大的变化。“所以通过金属栅来调节阈电压可以避免这种随机变化带来的影响。”他说。

　　两个栅除了用来驱动更大的电流之外，它们还可以单独运行。一种常用的应用是用第二个栅来调节阈电压。“这种方法使你可以在非常靠后的站点中设计哪些晶体管该有怎样的阈电压，因为阈电压是由背栅来调节的，” Orlowski说，“第二个栅也可以用作混频器，所以你可以得到不同的频率，不同的信号，然后从这些频率中提取出两种不同的结果，这就是混频器。可以想象，伴随而来的另外一种革新是将第二个栅作为一个独立的电极来简化电路。”
　　关键的工艺挑战之一是制出单晶硅鳍图形，它要求非常薄，使用现今的光刻技术是无法完成的。来自Samsung Electronics (Kyoungi-Do, Korea)公司的Sung Min Kim及其合作者最近为这个难题找到了一种创造性的解决方法，即在整体硅上制造双重的finFET，每个晶体管使用孪生的鳍。图3显示沟道区的截面示意图和沿着A-A''方向切线的SRAM单元的TEM图像，它有均匀的沟道剖面。
　　它的工艺流程采用193nm的光刻技术来定义有源区，然后用氮化硅做硬掩膜蚀刻出沟槽。用HDP（高密度等离子体）氧化硅填满沟槽，并进行STI CMP（浅沟隔离的化学机械抛光），停在硬掩膜上。光刻出假栅图形并进行腐蚀。假栅之间的空间用HDP氧化硅填满，紧接着进行第二次STI CMP，去除硬掩膜。氮化硅硬掩膜去除后，在HDP氧化硅侧墙上形成一个内部的氮化硅隔离层（侧墙隔离层）。在这个步骤，隔离层的厚度决定了沟道的厚度。接着沟道被蚀刻，隔离层被选择性去除。已填满沟槽的HDP氧化硅被蚀刻凹进到与硅沟道蚀刻一样的深度，有源区上就显露出了两个沟道的鳍。栅电介质由1.4nm厚的氮氧化硅生长形成，然后再沉积栅电极，光刻出图形并蚀刻。之后是CoSi2接触，一个传统的SRAM工艺完成了。这种80nm的SRAM器件（144Mb）具有很好的短沟道效应免疫特征;具有比平面MOSFET高出5倍的驱动电流和完美的亚阈值摆幅（60mV/decade）。在没有Pocket离子注入的漏场感应势垒低效应（DIBL）为15mV/V。然而，仍需对栅功函工程以获得一个合理的阈电压。

　　SRAM也许是DG FET的关键器件之一，因为双栅所带来的双电容并没有对SRAM的性能造成太多的影响，但对驱动电流就显得非常重要。有趣的是，很多公司也在研究DG FET在DRAM和Flash方面的应用，有人会问，双栅设计将会普遍存在于非易失性存储器中吗？“从某种意义上说，不仅对逻辑器件同时还有存储器，finFET有成为他们统一结构的潜力。” Orlowski说。
　　就finFET而言，衬底的晶向选择很重要。“传统的<;100>;晶向，侧墙会在<;110>;面上，它对PMOS来说是极好的，因为空穴的迁移率可以增加62-78％。但对NMOS，电子的迁移率下降15-35%，因为它更好的晶面是<;100>;而非<;110>;，”Orlowski说。
　　finFET栅材料的选择倾向于中等价带功函数的一些材料，如镍的硅化物或者钼，因为多晶硅的使用使阈电压过大。然而，所有已经完成的finFET都使用了多晶硅。“当然，如果金属栅能在45nm实现，那么当器件制造商转向这种新的设计时，他们将使用金属栅。”Higashi说道。
　　关于栅的沉积，Orlowski说很可能使用原子层沉积(ALD)，因其构造性能满足即便是极具挑战性的图形形貌，例如在薄的硅鳍上方周围沉积。“ALD将足以沉积100-200 伒慕鹗舨牧侠吹鹘诤鲜实墓缓蠹绦粱实钡牡继濉！彼怠
Orlowski补充说工艺可行性和自对准效应是finFET晶体管的关键特征。可升级性也是一个至关重要的特征，当设计构造转向一种新型晶体管时必然带来很多改变，如果这些改变仅用于一代或甚至两代器件是不值得做的。“因为设计者现在使用的所有标准数据库的关系，转向任何新的构架都会有巨大的障碍。”Applied Material公司的Higashi说。他补充现今所实现的SOI大多是部分耗尽设计，转向全耗尽的SOI将不是件容易的事。“据我所知，全耗尽电路还没有被论证用于I/O电路及内部电路的多重阈电压和Vdds。所以功耗将是一个很难应付的问题。”

　　在经过三年的发展之后，Freescale Semiconductor公司和佛罗里达大学的 Fossum 教授一起提出了一种双栅晶体管的紧凑模型，它使电路设计者能够对以finFET为基础的电路进行设计和优化。“我们对一个finFET有恰当的描述，它没有小尺寸特征，因为在建立模型的努力中你必须考虑量子效应，当它影响阈电压的同时，也影响反型层、电容、迁移率。”Orlowski说，“所以很难设计一个带有finFET的电路。”Freescale公司计划对行业开放这种模型的许可证。他比较了从单栅到双栅的转换及从积体硅到SOI的转换。“它们是具有可比性的。”Freescale公司独自发展了一种软件程序，它可自动转换平面MOSFET的版图到全耗尽的SOI finFET版图（图4）。
　　Higashi认为，就制造而言，finFET或许是最好的双栅器件。它是一种典型的全耗尽SOI器件，其硅层厚度约略为100仯璨惚匦刖哂凶詈玫闹柿亢途榷取！霸赟OI硅片上可以使用标准的蚀刻技术，但要控制SOI的厚度是有困难的，因为如果厚度一旦有变化，删的有效宽度也随之变化，它将直接导致驱动电流的变化。”他说。由于finFET结构的纵横比的缘故，和源漏区的接触也可能变得具有挑战性。“Intel公司的三栅器件比传统的finFET更为平坦，它也许能缓解这种接触问题。”
　　无论是在finFET或者在三栅FET制造中，使鳍的拐角变得圆滑是很重要的，因为电场集中在这些拐角上，比起平坦的区域，器件更倾向于先在这里开启。根据Zeitzoff的说法，在硅鳍之上定义栅也是具有难度的。在这之前，栅电介质要沉积于垂直的鳍表面并被证明是合格的。“我们过去努力发展平面CMOS亚纳米电介质，现在，要用同样的材料沉积在垂直的表面并被证明是合格的，”Larson说，“现在用来衡量沉积是否是好且高质量的测量工具及验证的方法还没有。”

　　因为鳍非常窄，带来的另一个制造上的挑战是将接触材料放入源漏区、维持足够低的电阻和形成良好接触。“它和平面器件有很大的不同，”Zertzoff说。并且，栅可能没法准确的和鳍长的中心点对准，从而使源和漏的串联电阻失去平衡。
　　也许现在说为时过早，Zeitzoff并没有预计会有对新工艺模型的大量需求，但更多的是需要优化现有的模型以适应新器件的挑战。
　　KLA-Tencor(San Jose)公司电子束检测的市场主管Arthur Sherman说，三维晶体管存在侧墙覆盖的问题，埋藏的电缺陷和物理缺陷，所有这些可以用电子束检测方法检测。“在用光学检测很难捕捉到的物理缺陷的检测方面有很多用武之地，”他说，“纵横比正变得更富挑战性，器件对漏电型缺陷和低阻抗缺陷变得更加敏感，所以测试图形在表征这些新结构的特征时将扮演重要的角色。”对金属栅，Sherman预期物理缺陷只是蚀刻工艺中金属刻蚀本身引起。
　　KLA-Tencor公司薄膜和表面技术部门资深市场主管Murali Narasimhan说，电子束技术最令人振奋的发展之一是它转用更小的斑点尺寸，可用在实际器件结构的芯片内部测量，而不是现今使用的在覆盖薄膜的划片线上测量。同样地，一种光环氧化硅技术正在被小型化来直接给出晶体管的信息，并且能够与生产线最后的电性参数相关联，如相当的氧化层的厚度，栅电极在某一电压时的漏电流和阈电压的延伸。“通过使斑点尺寸小到微米量级的范围而不是毫米量级的范围，才能使我们在下一步对带有晶体管的测试结构的测量和电性结果相关性的判断成为可能。”他说。他补充三维结构的物理测量将在对工艺控制和单独设备的控制中变得重要，但电性特征的控制将需要测试结构帮助。
　　Narasimhan承认，即便散射测量法和电子束技术有其先进性，但三维剖面测量并不是件容易的事。“来自图案的光噪音使事情变复杂，它使光谱的解析变得更为困难，运用光学技术，我们能够测量侧墙，栅电介质和隔离层的膜厚，而原子力显微法（AFM）将继续作为校准时的参考。”重复的三维结构比随机的三维结构更易于测量，但还有很多工作要做。

　　等候临界物质
　　Larson讨论了应用于研发和应用于生产中的技术在资源上的差异。“当一个技术刚出现的时候，只有几百人对其研究并且找到什么是需要解决的关键问题，然后开展必要的工作。一旦进入制造，可利用的资源不知不觉地多起来，你拥有庞大的团队，他们具有资金充裕的小组仔细打磨这项技术直到技术完美得符合他们的需求。例如，一些不同的应力硅已经应用于生产，人们正在寻找改变和优化其性能的方法，人们对工艺的认知变得很快。但这还没发生在金属栅或双栅结构上。所以任何事物本身具有的自存能力能使它真正进入生产。”Zeitzoff认为双栅器件将进入生产，但他不确定是什么时候。 ;

标签：

来源:半导体国际 作者:Laura Peters, Semiconductor International资深编辑 时间:2005/5/14 0:00:00