RFID系统由电子标签、阅读器和数据管理系统这三个主要部分组成，如图所示。
KB的存储单元，可以反复读写次以上。
RFID管理模块的大型数据库管理软件。它通过网络与分散在异地的阅读器通信，实时获取阅读器捕获到的电子标签信息。
RFID产品可以分为低频、高频、超高频以及微波频段和。本文实现了具有自主知识产权的频段阅读器。阅读器兼容识别和的无源标签，可根据发射功率调整识别距离。阅读器识别无源标签可达～米的识别距离，张标签秒，并采用了信号防冲撞算法，可以同时识别同一区域内多张标签。
1 RFID系统构成
2主控板框图
FPSLIC的设计
SRAM的中嵌入内核和门阵列逻辑。、、模块之间的接口已经实现，而且可以配置，可以节省门。一个里有～门的、一个单片机、一个储存器、多种外围设备和现成的接口。其低价格的软件包括：设计主控流程、综合验证、布线工具以及硬件和软件的仿真。
FPSLIC 里的为的。它是一个的，可以执行的单时钟指令可达多条，代码效率和性能跟一般位的相比凸显优越。当把它嵌入以为主的时，更可表现其三大特点 ：提高速度、降低功耗、程序存储量降低。
FPSLIC 中的为的系列。该系列内有的分布式，它可以异步操作，也可以同步操作。的设计是用或画图的方式在计算机上形成的。由于还可以当作的协处理器使用。客户可以把一些需要快速执行的功能在里实现，比如、、和，从而使得该能很好地应用在多媒体、电信和工业控制等领域。
/数据分为块：×位专用程序存储器地址范围：;×位专用数据存储器;×位或×位可配置存储器。
System Designer 3.0。硬件和软件同步仿真。
2所示。
16K×位的程序存储器，×位的数据存储器。在×位专用数据存储器中包含了个寄存器。其中与的通信中使用到了以下寄存器
D:FPGA I/O选择、中断控制寄存器
80KHz频率发送信号，通常的的板上晶振在不分频的情况下使用匹配中断匹配值为，才勉强实现，但由于指令执行周期OOK信号时达不到要求的速度。故改用的晶振，匹配值为。匹配值的计算公式为：匹配值＝晶振频率分频系数。
Uart0&1的接收发送中断与的匹配中断。
BAUD＝，为时钟频率，为波特率寄存器高字节和低字节的数值～。下面给出典型值：
FPGA实现的功能为：补码变换，差分处理，低通滤波，归一化判决，去毛刺，同步提取。
ADC的输出信号为。若要分出信号的正负，就需要本步骤，具体操作为将大于的输出减去。
A/D采样得到的电压值转变为信号。
4个采样点。
FPSLIC开发优势在于：资源比较丰富，设置很灵活，有很大的发挥余地;的运算速度很快;由于使软硬件同步仿真，虽然难度大了，但也缩短了开发周期;总体的性价比好。
AVR协同工作的速度跟不上，当运作频繁时总是等候;的界面不够友好，使用起来不太方便;布线的速度慢。
FPSLIC实现了超高频段阅读器，为在这方面的应用打开了思路。■
