访问手机版页面
你的位置:老古开发网 > 其他 > 正文  
[原创] Mentor:EDA将成为芯片安全性的核心
内容导读:
在Mentor Graphics公司今年的技术论坛上,公司董事长兼CEO Walden C.Rhines(Wally)先生在演讲中指出:物联网和云计算的蓬勃发展为硅芯片带来更多安全性威胁,而EDA将成为应对芯片安全性的核心。

在Mentor Graphics公司今年的技术论坛上,公司董事长兼CEO Walden C.Rhines(Wally)先生在演讲中指出:物联网和云计算的蓬勃发展为硅芯片带来更多安全性威胁,而EDA将成为应对芯片安全性的核心。

云计算大大增加了系统设计的复杂性和数据量,带来了安全性的威胁。而无处不在的物联网,涵盖了从能源、安全、医疗健康、银行到交通和国防等各个领域,这一方面令数据量大大增加了,另一方面其数据采集的地点也是多种多样,给设计安全性和可靠性带来挑战。而基于芯片的网络安全性威胁是最危险的,也是最难检测的。Wally举例解释,智能电视就是最容易受到病毒感染的,通过USB就可以传播病毒;而智能手机的固件中也有可能被放入间谍软件;甚至在汽车中,也可能会通过嵌入的电子器件和软件获取汽车的马力和扭矩等具体数据。

而应对芯片安全性挑战需要从三个层面去解决:芯片本身、供应链和木马检测。对于芯片本身的安全性来说,它需要解决旁路攻击问题,解决旁路攻击的解决办法是减少信噪比;从供应链来说,它需要具有伪造产品检测功能,也就是山寨产品的检测功能;从木马侦测功能来说,既需要有硬件的木马侦测,也需要有软件的木马侦测,因为很多嵌入式IP是木马病毒的携带者。

保证芯片的可靠性则需要降低产品的不良率、具有开机自检、更少的ESD和隔离功能。不断增长的复杂性要求芯片能够以更多门数进行设计,同时要能够采用更先进的制造工艺。

Wally强调,为了应对上述芯片设计制造在安全性和可靠性所面临的挑战,EDA将成为芯片安全性的核心,必须由EDA行业领头去解决这些问题才最有效率。首先是加强软硬件的协同验证仿真,在芯片设计之前就开始使用软件进行仿真验证可加速芯片的设计流程,同时开始硬件仿真,可应对芯片复杂性提出的要求,二者协同验证可优化芯片的设计流程;在制造工艺方面,行业趋势是采用更先进的制造工艺如16/14nm FinFET,这就产生了新类型的物理验证和分析需求,Mentor的Calibre YieldEnhancer™是针对芯片制造的解决方案,可提供极大灵活性,支持多种类型的布线修正和多个代工厂,适合多种设计环境,通过通孔双置、延伸扩大通孔金属包覆等方法来自动提高版图设计的良品率。

汽车电子市场的巨大增长对芯片可靠性提出更高的要求:要求更多芯片需满足极高质量和可靠性水平,汽车行业专用标准如ISO26262和IEC61508等的不断普及也驱动了这一需求;极低的故障检出率和现场自检能力都是必备的功能。Mentor的Cell-Aware Test是一种晶体管级测试方法学,通过仅针对各标准单元内部的特定短路、开路及晶体管缺陷,从而克服了传统固定和过渡故障模型及相关测试模式的限制,由此,大幅降低了缺陷(DPM)水平。

Mentor的Calibre是业界所公认的深亚微米及纳米设计和半导体生产制造中物理验证的行业标准,为芯片设计提供了可靠性解决方案。Calibre提供了快速准确的设计规则检查(DRC)、电气规则(ERC)以及版图与原理图对照(LVS)功能。Calibre独到的层次化架构以及多项行业领先的专利技术大大简化了复杂ASIC/SoC设计物理验证的难度。同时也可以根据直观、方便的物理验证结果浏览环境迅速而准确地定位错误位置,并且与版图设计工具之间紧密集成实现交互式修改、验证和查错。Calibre的并行处理能力支持多CPU运算,能够显著缩短复杂设计验证的时间。

未来,EDA将成为芯片安全性的核心,确保芯片很好地做好想让它做好的事情。

Mentor Graphics公司董事长兼CEO Walden C.Rhines(Wally)先生

 

标签:EDA,芯片安全性,物联网,云计算
来源:世界电子元器件 作者:记者:胥京宇 时间:2014/10/30 17:24:51
相关阅读
推荐阅读
阅读排行
最近更新
商品推荐