内容导读：

意法半导体（ST）今天发布了世界第一个65nm (0.065微米) CMOS设计平台，65nm设计平台是半导体发展过程中的一个重要的转折点，芯片设计人员可以利用这个平台开发下一代系统芯片(SoC)产品，以满足低功率、无线通信、网络、消费电子和高速数据的应用需求。为了全面演示这一先进的技术，ST还同时发布了一个65-nm 复杂系统芯片的设计方案。

ST的标准65-nm单元库平台包括多个可选制程，可以针对高性能、低功耗或通用功能优化每个单元，每个制程都将90-nm的产品尺寸降低了一半，同时将速度提高了30%，或者把工作漏电流降低了一半，从而降低了系统的功耗。这个平台提供两个性能和密度优化的标准单元库，它们提供多达1500多个单元、多个电压输入/输出、多个存储器和模拟IP（知识产权）模块，单元密度高达800,000多逻辑门每平方毫米，核心电源电压1.0V 或 1.2V，金属节距0.20微米，金属轨迹层六到十层。

ST正在加紧开发后续产品以扩大初期平台产品范围，不久将推出包括SOI（绝缘膜上硅）型产品和高性能集成无源器件在内的新产品。

ST的65-nm制造工艺是ST、飞思卡尔和飞利浦组成的Crolles2联盟的开发成果，新的65-nm CMOS设计平台则利用了这项技术的多特性和模块化的优点。此外，Crolles2联盟还开发出了几项能够提高这项技术的易用性的服务，例如：缩短原型周期、降低光刻机成本和应用电子束技术，其中缩短原型周期将开发周期降低到一个星期内，并已在130-nm IC上得到验证，而电子束技术无需光刻就可以完成产品定制。另外，一个往复式多项目标线（shuttle multi-project reticle）服务已经开始在65-nm设计中使用。

ST的65-nm设计平台得到Cadence、Mentor Graphics和Synopsys公司开发的CAD工具的全面支持。

标签：

来源:今日电子 作者: 时间:2005/1/6 0:00:00