最新版的半导体技术发展蓝图（ITRS）于2003年12月发布，该技术蓝图的组装和封装部分对2004和以后几年封装工业的需求和发展趋势进行了深入的分析。
首先，蓝图描述了组装和封装及其对最终半导体产品的影响的进一步认识。实际上，蓝图的起草者认为组装和封装是影响工作频率、功耗、复杂度、可靠性和成本的重要因素。此外，作者还指出半导体技术、封装技术和系统技术之间的技术界线已经变得越来越模糊了，封装设计师不能离开芯片和系统设计单独进行工作，而是应该密切合作，为某项工程共同付出努力。
至于单一芯片封装技术，技术蓝图认为在平均每条引脚组装和封装成本继续降低的同时，引脚数的急剧增长速度比成本降低速度要快很多，尽管它同时会增加衬底和系统的成本。因此，从长远来看，在目前的引脚数参数外，封装的发展还需要支付得起的技术解决方案。
封装设计要求包括物理、电热、机械、组装和生产可能性以及成本等全方面的考虑。与芯片共同进行设计是理想的方法。热管理方案包括使用热传导性更好的材料、减小内部热阻抗和新颖的冷却设计方法等。
也许最明显的改善将会来自新材料，它们可以支持新技术，满足半导体在功耗、频率和I/O以及市场在成本、大小、重量和环境等方面的要求（表1）。封装将不得不减小脚间距，相应地对减小导线、焊针尺寸大小和改善引线偏移、电信号品质、焊盘设计等提出了更高的要求。所有这些要求都需要有材料和工艺的重大革新。
其他材料方面的问题包括将倒装芯片凸起间距从150um缩小到100um，以及铜/低k材料的引进。焊料UBM结构电-热迁移和底部填充的空洞/附着性问题严重地影响到倒装芯片封装质量，而铜/低k电介质给芯片/封装界面带来热机械应力问题，特别是随着芯片堆叠逐渐成为主流应用技术，这个问题更加突出。材料方面的挑战还有环境问题，包括无铅和无卤素材料的开发与应用。
可靠性问题主要集中在新引进了许多新的封装模式，以及前面提到的新材料和日益受重视的环保问题。为了通过可靠性验证，要安排广泛的认证、模拟以及物理和热机械学模型分析等。新设备概念的提出和开发，以及现有用于封装缺陷探测的技术，如X射线、声学和Moire技术的改进都要解决一些关键问题，例如a辐射、界面分层、热膨胀材料膨胀系数不匹配和ESD静电放电等。
ITRS将系统封装（system-in-package, SiP）称为第四次封装革命，是在移动、无线应用推动下的革命性突破。作为系统芯片（system-on-chip, SoC）的替代技术，SiP在同一封装体内组合了半导体器件和被动元器件，具有更高的系统集成度。
ITRS预计的几大关键封装技术包括晶片级封装、BGA、细间距BGA/芯片级封装、高密度封装基板和PCB等。这些技术中，晶片级封装最有可能取得突破，因为它很经济，但是目前缺乏晶片级测试和burn-in技术的全面开发。其他封装技术将为现有技术提供实际可行的补充和延伸，近期内应该有快速发展。
ITRS主要讨论未来几年半导体技术的发展趋势， ITRS组装和封装委员会成员Bill Bottoms说：“技术蓝图反映了这样一个事实：封装和芯片连接在电子系统的成本控制和性能改善方面越来越重要了。”预了解更多关于ITRS的信息，请访问http://public.itrs.net。
来源:半导体国际 作者: 时间:2004/4/20 0:00:00
