Lattice半导体公司近日推出其系统内可编程、零延迟和单端通用缓冲器件家族的第一款器件ispClock5300S，该器件具有四种操作配置，支持实现多时钟分布网络。

ispClock5300S器件具有三个5位片上输出计数器，使之能从一个参考时钟生成最多三个时钟频率。输出时钟频率范围高达267MHz。其高性能表现在：通用扇出缓冲器具有最大为100ps的引脚与引脚间时钟偏差，而与时钟斜度及频率无关;最大周期与周期间输出抖动小于70ps;周期抖动小于12ps(rms)。每一个时钟网络输出与参考输入之间的偏差可以通过插入156ps(超前或延迟)的延迟增量来进一步控制，从而补偿电路板时钟网络走线长度的差异。

通用扇出缓冲器支持各种单端逻辑标准，包括LVCMOS、LVTTL、HSTL和SSTL;而参考输入支持单端或差分输入。输入端和每一个输出的阻抗可以分别调整以匹配布线的阻抗。

作为第一款器件，12条输出线的ispClock5312S采用48引脚TQFP封装，包括商用(0°C to +70°C)和工业(-40°C to +85°C)两种温度级别的器件。