内容导读：

Actel公司推出全新的Actel Libero集成设计环境 (IDE) 5.0版本，用于设计和开发其现场可编程门阵列（FPGA）系列产品。新设计套件具有Synplicity和Actel的增强综合与布局布线工具，可为Actel的Flash为基础ProASIC Plus系列产品，提供超过60%的性能提升。Actel的Designer v5.0是包含于Libero IDE的设计工具套件，为设计人员带来新的功能，包括功能全面的ChipPlanner用于用户驱动器件布局和强大的Multi-View Navigator图形接口。Libero IDE v5.0还具有扩展的接口功能，可连接至外部工具，如Mentor Graphics的Precision和LeonardoSpectrum综合工具、Synplicity的Synplify Pro综合软件和Actel的编程和调试工具。

Libero IDE v5.0备有Synplicity的Synplify 7.3软件，对Actel FPGA系列产品的多项成果质量  (QoR) 增强和改进性能。新版本Libero工具套件还具有多项功能性和易用的改进，并通过SynaptiCAD的WaveFormer Lite v9.0和Mentor Graphics的ModelSim v5.7产品提供。


Actel Designer v5.0软件包含多项易用的升级功能，包括ChipPlanner和Multi-View Navigator。ChipPlanner是用户驱动器件布局的综合图形接口，能协助设计人员通过区域管理、逻辑布局、I/O分配和路由设定，在最优设计密度和性能之间实现最佳的折衷方案。新增的Multi-View Navigator可同时显示ChipPlanner、Netlist、Package、I/O Attributes、Hierarchy和Log Window的图象，为设计人员提供全面而有效的设计管理方法。此外，Designer v5.0还改进了布局和布线功能，为Actel FPGA提供高达15%的额外性能升级。

标签：

来源:中电网 作者: 时间:2003/9/1 0:00:00