登陆
|
注册
|
搜索
|
最近新帖
发帖子
|
共享我的资料
|
精华帖子
|
热门话题
导航:
老古网
→
老古论坛
→
XMOS公共讨论区
→
XMOS开源项目区
→
单片机程序设计
→
嵌入式系统
→
广告区域
→
→请教：CPLD 的全局CLK问题[dabendan]
*第24795篇: 请教：CPLD 的全局CLK问题
楼 主:
dabendan
2004年8月16日17:44
请教：CPLD 的全局CLK问题
请问：
供CPLD的时钟一定要是接到全局时钟脚吗？
因为，我在编译程序时给CLK重新定义引脚，出现错误；
但我有块PCB（别人做的板），CLK没接在GLOBAL CLK 上，
我该怎么办？
谢谢！
第
2
楼:
ap9805411
2004年8月17日08:27
可以不用全局CLK的。自己定义就行了。
>>>>>>对该主题发表你的看法
本主题贴数
2
，分页：
[第1页]
[上一篇主题]:
[求助]希望能得到AT89C51掉电后数据如何保护
[下一篇主题]:
一个串口调试工具，XP界面的。
导航: 
楼 主:
请教：CPLD 的全局CLK问题
可以不用全局CLK的。自己定义就行了。 请教：CPLD 的全局CLK问题 可以不用全局CLK的。自己定义就行了。