导航:
*第12680篇: 请教：用什么样的VHDL的代码风格可以加快CPLD芯片的运行速度？
楼 主:
请教：用什么样的VHDL的代码风格可以加快CPLD芯片的运行速度？
第2楼:
i just know,speed isi just know,speed is clock.clock high,speed high.
and VHDL style?
I want to know clearly about it
如何将一个算法优化，以及如何才能做到延迟较少用不同的代码描述同一个功能时，在保证时序正确的情况下，不同代码综合后，CPLD支持的最大时钟却有所不同。就拿我的毕业设计来说吧，我做的是一个PCI接口，代码综合后，并且保证时序正确，CPLD最大只能跑到22MHz，而我想如何可以将它提到33MHz
which cpld do u use?which cpld do u use?
do u use pci ip core?
我用的是MAX 7128S84，没有用IP CORE，代码是自己开发的
第6楼: 换片子epm7128slc84-?有-1,-3的片子,速度快很多
优化算法,换速率高的片子都行 请问如何使自己的算法速度更快，有什么优化原则吗，谢谢高手指教 your problem is highyour problem is high level problem.
i think,u can go to altara.com to see see.
Thank you all the saThank you all the same.